Всички категории

Съвети за проектиране на персонализирани ИС чипове, за да отговарят на уникалните изисквания на устройството

2025-11-01

Определяне на спецификации за продукта и системни изисквания за разработване на персонализирани ИС чипове

Правилното изграждане на персонализирани ИС схеми започва с отлично разбиране на това какво трябва да бъде построено. Инженерният екип работи в тясно сътрудничество с разработчиците на продукти, за да определи неща като целите за консумация на енергия, които обикновено трябва да останат под 1 ват за повечето IoT приложения. Те също задават граници относно отвеждането на топлина и изискванията за производителност, специфични за всяко приложение. Например, автомобилните системи често изискват време за обработка на сигнали под 10 наносекунди. Наскорошно проучване на тенденциите в развитието на ASIC през 2023 г. показва нещо интересно: когато инженерите разполагат с ясни и подробни спецификации от самото начало, около четири от пет проекта успешно преминават първоначалната фаза на тестване. Но ако се пропусне този етап? Тогава шансовете рязко спадат до приблизително една трета успешни при първия опит.

Архитектурно планиране и персонализиране на функционални блокове за целеви приложения

Инженерни екипи често прилагат модулни подходи при създаването на процесорни ядра като RISC-V или ARM, заедно със системи за памет и входно-изходни връзки, които отговарят на изискванията на крайния продукт. При чиповете, използвани в индустриалната автоматизация, има няколко важни аспекта. Безопасността е от първостепенно значение, затова проектирането включва резервни вериги, отговарящи на стандарта ISO 13849. Възможностите за обработка на сигнали в реално време са друга задължителна характеристика. Освен това тези компоненти трябва да работят надеждно дори при екстремни условия и да функционират правилно при температури от минус 40 градуса по Целзий до плюс 125 градуса по Целзий без прекъсвания.

От проектирането до производството на силиций: Навигация в съвременните ИС процеси

След като архитектурата е валидирана, инженерите преминават към кодиране на HDL, извършват симулации и оптимизират физическото разположение с помощта на различни инструменти, включително Cadence Innovus. Провеждането на проверки за електромагнитни смущения (EMI) и топлинен анализ в ранния етап чрез няколко прототипни итерации може да намали скъпите повторни производствени цикли по-късно. Повечето фабрики за полупроводници отнемат около 12 до 18 седмици, за да доставят първия силициев чип, затова изчерпателната верификация преди окончателното предаване за производство е толкова важна за контрола на графиките и бюджета на проекта.

Оптимизиране на енергийната ефективност и електрическите характеристики в персонализирани ИС чипове

Стратегии за оптимизиране на енергопотреблението за устройства с батерийно захранване и IoT

Според последния доклад за вградените системи от 2024 г., техники като адаптивно регулиране на напрежението в комбинация със затваряне на часовниковия сигнал могат да намалят консумацията на ток в режим на готовност при IoT сензорни възли с около 70 процента. Умните проектиращи вече внедряват множество енергийни домейни, за да отделят компонентите за високочестотни изчисления от тези, които трябва да остават активни постоянно. Този подход значително удължава живота на батерията в устройства като медицински носими технологии и оборудване за наблюдение на околната среда, където продължителната работа е от решаващо значение. Когато става въпрос конкретно за предаватели с Bluetooth Low Energy, динамичното настройване на праговете в дизайна на PMIC позволява те да работят приблизително с 22% по-дълго, запазвайки добри разстояния на сигнала. Промишлеността постепенно приема тези методи, докато производителите търсят начини да оптимизират производителността, без да жертват надеждността.

Персонализиране на електрическите параметри за цялостност на сигнала и надеждност, специфична за устройството

При съвместно проектиране на пакети и свързаните с тях вериги, качеството на сигнала всъщност се подобрява, защото можем да отчетем досадните паразитни ефекти от пакета заедно с крайните мрежи на чипа. Някои персонализирани интегрални схеми, които включват импедансово съгласувани входни/изходни буфери, значително намаляват електромагнитните смущения. Според един сравнителен анализ от 2023 г. тези специализирани проекти намаляват ЕМП с около 41% в сравнение със стандартни готови решения. За приложения за управление на двигатели, специфични за интегрирани схеми , термичният мениджмънт също става много важен. Добра термична планировка помага да се предотвратяват досадните горещи точки. И нека не забравяме малките декуплиращи кондензатори или те трябва да бъдат разположени точно според правилата на проектирането, така че захранването да остава стабилно, дори когато натоварванията изведнъж се променят.

Кейс Стъди: Проектиране на ултра-нискомощен персонализиран ИС чип за носими здравни системи

Изследователи разработиха система за непрекъснато наблюдение на нивата на глюкозата, която може да работи до 18 месеца с един заряд благодарение на няколко умни дизайнерски решения. Първо, те приложиха техники за субпрагова работа в аналоговите предни вериги, които значително намаляват консумацията на енергия. Второ, използват дискретизиране с времево разделяне в АЦП, което работи синхронно с радиочестотни импулси по време на предаване на данни. И трето, включват технология за събиране на енергия от слънчева светлина директно в чипа, която може да генерира около 15 микровата дори при обикновена вътрешна осветеност. Полученият 40-нанометров специализиран интегрален елемент осигурява впечатляващи резултати – постига почти 99,3 процента точност при измерванията, като консумира само 3,2 микроампера на мегахерц. Това означава намаляване на потреблението на енергия с около две трети в сравнение с предишни версии на подобни устройства.

Оптимизация на физическото разположение за устройства с ограничени размери и топлинни параметри

Когато става въпрос за носими и IoT устройства, при които пространството е на премиум и управлението на топлината има значение, напредналите методи за подреждане стават абсолютно критични. Много инженери днес използват решения като 3DIC сглобяване заедно с микровиа технологии, тъй като те могат да намалят общото занимаемо пространство, като в същото време запазват сигнали чисти и силни. Някои изследвания от 2023 г. разглеждат как поставянето на медни стълбове на стратегически места в конструкции тип System-in-Package прави значителна разлика. Резултатите? Горещите точки намаляват с около 34% в сравнение със стандартните подредби. Доста впечатляващо, като се има предвид колко още по-плътно се монтират компонентите с напредването на технологията.

Критични техники включват:

  • Подреждане с отчитане на границите за максимално използване на ръба на кристала в напредналите опаковки
  • Адаптивен дизайн на мрежата за захранване който реагира динамично на нуждите за отвеждане на топлина
  • Маршрутизация на RDL, съвместима със стандарти за подобряване на добива при производството на 2.5D/3D ИС

Прогнози за индустрията сочат, че до 2025 г. 50% от новите проекти на високопроизводителни изчислителни чипове ще приложат архитектури с няколко ядра, подтикнати от нуждата от по-голяма лентова ширина за ускорители на изкуствен интелект. Този преход засяга потребителската електроника, където проектантските екипи трябва да балансират интерконекти, съвместими с UCIe, спрямо топлинни ограничения в устройства с дебелина под 7 мм.

Избор и интеграция на странични или собствени IP блокове в персонализирани SoC

Изборът между странични и собствени IP води до компромиси между скоростта на влизане на пазара и отличаване по производителност. Търговски PCIe 6.0 или DDR5 PHY IP ускоряват разработката за автомобилни контролери, докато персонализираните ускорители за невронни мрежи често осигуряват 2–3 пъти по-добра енергийна ефективност в крайни AI приложения.

Проучване от 2024 г. сред разработчици на SoC разкрива следните тенденции:

Подход към интеграцията Средно време за разработка Гъвкавост при оптимизация на енергопотреблението
Страничен IP 7,2 месеца 38%
Персонализиран IP 11,5 месеца 81%

Нови проучвания показват, че стандартизираните интерфейси UCIe намаляват рисковете от интеграция в дизайни, базирани на чиплети, като същевременно запазват производителността. В SoC за индустриална автоматизация комбинирането на търговски IP за управление на двигатели със собствени модули за сигурност осигурява съответствие с ASIL-D в рамките на под-2W енергийни граници.

Използване на CAD/EDA инструменти и управление на разходи, рискове и външна поддръжка

Ролята на CAD/EDA инструментите при симулация, верификация и синтез на персонализирани ИС чипове

Съвременните EDA инструменти обработват около 70% от тези скучни, повтарящи се задачи по време на симулация и верификация, което значително ускорява разработката на персонализирани ИС. Платформите позволяват на инженерите да тестват какво е нивото на захранването при екстремни условия и да настройват сигнали, така че те да работят надеждно в реални ситуации. Според последния доклад за EDA инструменти от 2024 г., публикуван от анализатори на индустрията, компаниите, използващи тези интегрирани системи, отбелязват намаление с около 43% на грешките след производство поради вградената проверка на правилата за проектиране и подобрени възможности за термично моделиране. Това е логично, тъй като откриването на проблеми в ранен етап спестява време и пари в бъдеще.

Оценка на софтуерните инвестиции: Балансиране на първоначалните разходи и дългосрочния приход

Пълнофункционалните EDA системи могат да струват на компаниите над половин милион долара годишно, въпреки че днес съществуват модулни опции, които по-добре отговарят на нуждите на по-малките предприятия, които едва започват. Благодарение на лицензирането въз основа на токени, инженерните екипи всъщност могат да използват тези скъпи синтезни инструменти, когато наистина се нуждаят от тях по време на важни етапи, като например проектирането на компоновката на чипа или справянето с паразитни ефекти. Според някои изследвания, публикувани миналата година, компании с умерен размер постигнали връщане на инвестициите почти четвърт по-бързо, когато комбинирали безплатен софтуер за верификация от opensource проекти с платени програми за компоновка от установени доставчици. Този хибриден подход в момента добре работи за много растящи технологични фирми.

Ограничаване на риска чрез прототипиране, тестване и избягване на повторни версии

Основни стратегии за минимизиране на риска при разработката на ASIC включват:

  • Прототипи на многопроектни пластинки , намаляващи постоянните разходи (NRE) с 60–80%
  • Генериране на тестови вектори чрез автоматизация , постигане на функционално покритие над 98%
  • IP за вътрешен мониторинг за откриване на нарушения в тактовите по време на характеризиране

Тези методи помагат да се избегнат повторни проекти, които могат да отложат излизането на пазара с 14–22 седмици на ревизия на маска.

Достъп до външна поддръжка при проектирането и партньорства с производствени фабрики за стартиращи предприятия и малки и средни предприятия

Нови разработчици намират начини да заобиколят високите първоначални разходи, които преди бяха над два милиона долара, като използват външни центрове за проектиране и услуги за доставка на прототипи. Компаниите, специализирали се в ASIC, сега поемат целия процес – от определянето на архитектурата на чипа до предаването на окончателните GDSII файлове. Много фабрики са отворили вратите си и за по-малки играчи, като им предоставят достъп до напреднали производствени процеси при 12 nm и 16 nm, без да се изисква първоначално задължение за масови серийни производства. За малките предприятия това означава, че могат реално да посветят време на създаването на нещо уникално за своя пазар, вместо да губят енергия в опитите да изградят скъпа инфраструктура от нулата.

Персонализирани решения за ИС чипове, базирани на приложения в IoT, изкуствен интелект, автомобилна промишленост и промишлени системи

Приложни случаи на персонализирани ИС чипове в IoT, крайни устройства с изкуствен интелект, автомобилна промишленост и промишлена автоматизация

Персонализираните интегрални схеми отговарят на най-различни нужди в съвременните умни системи. Вземете например крайните устройства за интернет на нещата (IoT), където невроморфните проекти могат да намалят изискванията за обработка на изкуствен интелект с около 80 процента, без почти да жертват скоростта, като поддържат времето за отговор под десет милисекунди. Автомобилната индустрия също е постигнала големи успехи. Системите им на чип вече включват повече от петнадесет напреднали функции за помощ при управление на автомобила върху един-единствен чип, което означава, че колите откриват обекти около 40 процента по-бързо по време на тестове за технология за автономно шофиране. И не забравяйте и индустриалните среди. Когато производителите вградят тези миниатюрни MEMS сензори директно в своите персонализирани чипове, те всъщност повишават точността на предиктивното поддръжване, особено когато оборудването постоянно вибрира. Реални тестове показват около една трета по-висок процент на точност при тези трудни условия.

Диференциране на продукти чрез специализирани SoC в конкурентни пазари

Производителите се борят с пазарно наситеност чрез използване на вертикално оптимизирани SoC със собствени ускорители за криптиране, управление на двигатели и безжични протоколи. Тестове показват, че персонализираните блокове за матрично умножение надминават универсалните GPU по производителност с коефициент 5 при обработка на невронни мрежи в крайните точки на AIoT.

Оптимизация на производителността за ускорители на извода от изкуствен интелект и системи за реално време

Устойчиви FP16 ядра и адаптивно скалиране на напрежението позволяват на системите за медицинска визуализация да откриват тумори с 30% по-бързо, без да компрометират диагностичната точност. Промишлени контролери в реално време, използващи персонализирани ИС, постигат време за отклик под 2¼ s при операции за аварийно изключване, което повишава надеждността на системите в критични приложения.