EN
Rychlé odkazy
Správné navržení vlastních integrovaných obvodů začíná hlubokým porozuměním tomu, co je třeba vybudovat. Inženýrský tým úzce spolupracuje s vývojáři produktů, aby určil například cíle spotřeby energie, která obvykle musí zůstat pod 1 wattem pro většinu IoT aplikací. Dále stanovují limity týkající se odvodu tepla a výkonových požadavků specifických pro jednotlivé aplikace. Například automobilové systémy často vyžadují dobu zpracování signálu kratší než 10 nanosekund. Nedávná analýza trendů ve vývoji ASIC z roku 2023 ukázala něco zajímavého: když mají inženýři na začátku jasné a podrobné specifikace, přibližně čtyři z pěti projektů úspěšně projde počáteční fází testování. Pokud tento krok přeskočíte, úspěšnost prudce klesne na zhruba jednu třetinu u prvního pokusu.
Inženýrské týmy často při sestavování zpracovatelských jader, jako jsou RISC-V nebo ARM, spolu s paměťovými systémy a vstupně-výstupními rozhraními přizpůsobenými požadavkům finálního produktu, používají modulární přístupy k návrhu. U čipů určených pro průmyslovou automatizaci je třeba vzít v úvahu několik důležitých aspektů. Bezpečnost má nejvyšší prioritu, proto návrháři integrují záložní obvody vyhovující normě ISO 13849. Další nezbytnou vlastností je schopnost zpracování signálů v reálném čase. Tyto komponenty musí navíc spolehlivě fungovat i za extrémních podmínek a bez poruch provozně odolat teplotám od mínus 40 stupňů Celsia až do plus 125 stupňů Celsia.
Jakmile je architektura ověřena, přejdou inženýři k tvorbě kódu v jazyce HDL, spustí simulace a optimalizují fyzické uspořádání pomocí různých nástrojů, včetně Cadence Innovus. Provádění kontrol elektromagnetické interference (EMI) a tepelné analýzy již v rané fázi procesu prostřednictvím více iterací prototypů může výrazně snížit náklady na opakované výrobní cykly později. Většina polovodičových závodů potřebuje přibližně 12 až 18 týdnů na dodání prvního čipu, a proto je důkladné ověření před vydáním k výrobě (tapeout) tak důležité pro dodržení časových plánů projektu a kontrolu rozpočtu.
Podle nejnovější zprávy o vestavěných systémech z roku 2024 techniky jako adaptivní škálování napětí v kombinaci se zablokováním hodinového signálu mohou snížit spotřebu proudu v klidovém stavu u senzorových uzlů IoT přibližně o 70 procent. Chytrými návrhy jsou nyní implementovány víceúrovňové napájecí domény, které oddělují vysokofrekvenční výpočetní komponenty od částí, které musí zůstat trvale aktivní. Tento přístup výrazně prodlužuje životnost baterií zařízení, jako jsou lékařské nositelné technologie a vybavení pro monitorování životního prostředí, kde je rozhodující dlouhodobý provoz. Co se týče konkrétně vysílačů Bluetooth Low Energy, dynamické nastavování prahových hodnot uvnitř konstrukce PMIC zvyšuje jejich provozní dobu přibližně o 22 %, aniž by byla narušena kvalita dosahu signálu. Tyto metody postupně přebírá celý průmysl, protože výrobci hledají způsoby, jak optimalizovat výkon, aniž by obětovali spolehlivost.
Při společném návrhu obalů a jejich přidružených obvodů se kvalita signálu ve skutečnosti zlepšuje, protože můžeme počítat s těmi otravnými parazitními vlastnostmi obalu spolu se sítěmi ukončení na čipu. U některých vlastních návrhů integrovaných obvodů, které zahrnují impedančně přizpůsobené vstupní/výstupní buffery, bylo prokázáno, že výrazně snižují elektromagnetické rušení. Jedna nedávná průmyslová referenční studie z roku 2023 zjistila, že tyto specializované návrhy snížily EMI přibližně o 41 % ve srovnání se standardními běžnými alternativami. Pro aplikačně specifické řízení motoru integrované obvody , je také velmi důležité tepelné management. Dobré plánování chlazení pomáhá zabránit vzniku otravných horkých míst. A nesmíme zapomenout na ty malé derivační kondenzátory, kondenzátory musí být umístěny přesně podle návrhových pravidel, aby napájení zůstalo stabilní i při náhlé změně zátěže.
Výzkumníci vyvinuli systém pro nepřetržité monitorování hladiny glukózy, který díky několika chytrým konstrukčním řešením vydrží až 18 měsíců na jedno nabití. Za prvé implementovali techniky subprahového provozu v analogových obvodech front-endu, které výrazně snižují spotřebu energie. Za druhé použili časově multiplexovaný vzorkovací ADC, který pracuje synchronně s rádiovými frekvenčními impulzy během přenosu dat. A za třetí zahrnuli technologii sběru energie ze solárních článků umístěných přímo na čipu, která dokáže vygenerovat přibližně 15 mikrowattů i při běžném osvětlení interiéru. Výsledný 40nanometrový speciálně navržený integrovaný obvod dosahuje také působivých výsledků – dosahuje téměř 99,3procentní přesnosti měření při odběru pouhých 3,2 mikroampéru na megahertz. To představuje snížení spotřeby energie zhruba o dvě třetiny ve srovnání s předchozími verzemi podobných zařízení.
Když jde o nositelná zařízení a IoT zařízení, kde je prostor na prémii a správa tepla má zásadní význam, stávají se pokročilé techniky uspořádání naprosto nezbytnými. Mnozí inženýři se dnes obrací k řešením jako 3DIC stacking spolu s technologií mikrovií, protože umožňují zmenšit celkovou plochu, a přitom udržet signály čisté a silné. Některé nedávné práce z roku 2023 zkoumaly, jak strategické umístění měděných sloupků do konstrukcí System-in-Package značně pomohlo. Výsledky? Horké body se snížily přibližně o 34 % ve srovnání se standardními uspořádáními. Docela působivé, vezmeme-li v potaz, jak stále těsněji jsou komponenty zabaleny se zdokonalováním technologie.
Mezi klíčové techniky patří:
Odhady odvětví ukazují, že do roku 2025 bude 50 % nových návrhů výkonných výpočetních čipů využívat architektury s více čipy, a to kvůli nárokům na šířku pásma akcelerátorů umělé inteligence. Tento posun ovlivňuje spotřební elektroniku, kde musí týmy navrhující zařízení vyvažovat mezi propojeními kompatibilními s UCIe a tepelnými omezeními u zařízení s profilem pod 7 mm.
Volba mezi cizími a proprietárními IP bloky zahrnuje kompromisy mezi rychlostí uvedení na trh a rozdíly výkonu. Komerční IP PHY pro PCIe 6.0 nebo DDR5 urychlují vývoj řídicích jednotek pro automobily, zatímco vlastní akcelerátory neuronových sítí často nabízejí 2–3násobnou lepší energetickou účinnost v hranových aplikacích umělé inteligence.
Průzkum SoC vývojářů z roku 2024 odhalil následující trendy:
| Přístup k integraci | Průměrná doba vývoje | Možnosti optimalizace spotřeby energie |
|---|---|---|
| Cizí IP | 7,2 měsíce | 38% |
| Vlastní IP | 11,5 měsíce | 81% |
Nedávné studie ukazují, že standardizovaná rozhraní UCIe snižují rizika integrace v návrzích založených na čipletech a zároveň udržují výkon. V průmyslových automatizačních SoC umožňuje kombinace komerčního IP pro řízení motoru s proprietárními bezpečnostními moduly dosáhnout shody s ASIL-D v rámci sub-2W spotřeby.
Dnešní nástroje EDA zvládají přibližně 70 % těchto nudných opakujících se úloh během simulace a ověřování, což výrazně urychluje vývoj vlastních integrovaných obvodů. Platformy umožňují inženýrům testovat, jak dobře systém odolává extrémním zátěžím napájení, a doladit signální cesty tak, aby spolehlivě fungovaly i v reálných podmínkách. Podle nejnovější zprávy Průmyslové analytiky o nástrojích EDA za rok 2024 firmy využívající tyto integrované systémy zaznamenaly snížení chyb po výrobě o přibližně 43 % díky vestavěné kontrole návrhových pravidel a lepším možnostem termálního modelování. To dává smysl, protože zjištění problémů v rané fázi ušetří všem čas a peníze v pozdějších fázích.
Kompletní systémy EDA mohou firmám stát až půl milionu dolarů ročně, i když dnes existují modulární možnosti, které lépe škáluji pro menší podniky, jež začínají. S licencováním založeným na tokenech mohou inženýrské týmy skutečně využívat tyto pokročilé nástroje pro syntézu ve chvílích, kdy je opravdu potřebují, například během nastavování rozložení čipu nebo řešení parazitních efektů. Podle některých výzkumů publikovaných minulý rok firmy střední velikosti dosáhly návratnosti investic téměř o čtvrtinu rychleji, když kombinovaly bezplatné ověřovací software z open-source projektů s placenými programy pro rozložení od uznávaných dodavatelů. Tento hybridní přístup momentálně úspěšně funguje pro mnoho rostoucích technologických firem.
Klíčové strategie pro minimalizaci rizik při vývoji ASIC zahrnují:
Tyto metody pomáhají vyhnout se opakovaným návrhům, které mohou zpozdit uvedení na trh o 14–22 týdnů na jednu revizi masky.
Noví vývojáři hledají způsoby, jak obejít vysoké náklady na spuštění, které dříve přesahovaly dva miliony dolarů, a to používáním externích vývojových center a služeb pro dodávku prototypů. Společnosti specializující se na ASIC nyní řeší všechno – od navrhování architektury čipu až po předání finálních souborů GDSII. Mnoho polovodičových závodů také otevřelo dveře menším hráčům a umožňuje jim přístup k pokročilým výrobním procesům ve stupních 12nm a 16nm, aniž by museli nejprve zavazovat se k masivním výrobním sériím. Pro malé podniky to znamená, že mohou skutečně věnovat čas vytváření něčeho jedinečného pro svůj trh, místo aby se zasekávali v obtížném budování drahé infrastruktury od základů.
Vlastní integrované obvody řeší nejrůznější potřeby moderních chytrých systémů. Vezměme si například IoT zařízení na hranici sítě, kde neuromorfní návrhy mohou snížit nároky na zpracování umělé inteligence přibližně o 80 procent, aniž by výrazně ubraly na rychlosti, a udržují tak dobu odezvy pod deseti milisekundami. Automobilový průmysl také učinil velké pokroky. Jejich systémy na čipu nyní integrují více než patnáct pokročilých funkcí asistence řidiče na jednom čipu, což znamená, že vozy detekují objekty přibližně o 40 procent rychleji během testovacích fází technologií pro samořidicí vozidla. Nezapomeňme ani na průmyslová prostředí. Když výrobci integrují malé senzory MEMS přímo do svých vlastních čipů, skutečně zvyšují přesnost prediktivní údržby, zejména v případech, kdy je zařízení vystaveno trvalé vibraci. Reálné testy ukazují přibližně o třetinu lepší přesnost v těchto náročných podmínkách.
Výrobci čelí nasycení trhu tím, že nasazují vertikálně optimalizované SoC s proprietárními akcelerátory pro šifrování, řízení motorů a bezdrátové protokoly. Testy ukazují, že vlastní jednotky pro násobení matic překonávají univerzální GPU o 5 v propustnosti neuronových sítí na hranicích AIoT.
Odvodněné jádra FP16 a adaptivní škálování napětí umožňují systémům pro medicínské zobrazování detekovat nádory o 30 % rychleji, aniž by došlo ke ztrátě diagnostické přesnosti. Průmyslové řadiče v reálném čase, které využívají vlastní integrované obvody, dosahují dob reakce pod 2¼ s u bezpečnostně kritických vypínacích operací, čímž zvyšují spolehlivost systémů v aplikacích zásadní důležitosti.