EN
HURTIGE LINKS
At få tilpassede IC-chips til at fungere korrekt, starter med at forstå, hvad der skal bygges. Ingeniørteamet arbejder tæt sammen med produktudviklere for at fastlægge f.eks. mål for strømforbrug, som typisk skal ligge under 1 watt for de fleste IoT-anvendelser. De fastsætter også grænser for varmeafledning og ydekrav, der er specifikke for hver enkelt anvendelse. For eksempel kræver autoudførte systemer ofte signalbehandlingstider under 10 nanosekunder. Et nyligt overblik over tendenser i ASIC-udvikling fra 2023 viser noget interessant: når ingeniører har klare og detaljerede specifikationer fra starten, klarer omkring fire ud af fem projekter den indledende testfase med succes. Men springes dette trin over, falder chancerne dramatisk til cirka en tredjedel ved første forsøg.
Ingeniørteams anvender ofte modulære designtilgange, når de samler bearbejdningsekerner som RISC-V eller ARM sammen med hukommelsessystemer og input/output-forbindelser, der matcher det endelige produkts behov. Ved brug af kredsløb i industrielle automatiseringssystemer er der flere vigtige overvejelser. Sikkerhed er afgørende, så konstruktører integrerer reservekredsløb, der opfylder ISO 13849-standarder. Echtids signalbehandlingsfunktioner er en anden nødvendig funktion. Og disse komponenter skal fungere pålideligt selv under ekstreme forhold og fungere korrekt fra så koldt som minus 40 grader Celsius til så varmt som plus 125 grader Celsius uden at svigte.
Når arkitekturen er blevet valideret, går ingeniørerne videre til HDL-kodning, kører simuleringer og optimerer den fysiske layout ved hjælp af forskellige værktøjer, herunder Cadence Innovus. At foretage elektromagnetisk interferens (EMI)-kontroller og termisk analyse tidligt i processen gennem flere prototypetilretninger kan reducere omkostningerne ved dyre nytryk senere hen. De fleste waferfabrikker har en leveringstid på cirka 12 til 18 uger for at levere den første siliciumchip, hvilket er grunden til, at grundig verifikation før tapeout forbliver så afgørende for projekternes tidsplaner og budgetkontrol.
Ifølge det seneste Embedded Systems Report fra 2024 kan teknikker som adaptiv spændingsregulering kombineret med clock gating reducere stillestående strømforbrug i IoT-sensorknuder med omkring 70 procent. Smarte designere implementerer nu flere strømdomæner for at adskille de højfrekvente computerkomponenter fra de dele, der skal forblive aktive hele tiden. Denne tilgang hjælper virkelig med at forlænge batterilevetiden i enheder såsom medicinske bærbare teknologier og udstyr til overvågning af miljøet, hvor langvarig drift er kritisk. Når det specifikt gælder Bluetooth Low Energy-sendere, betyder det, at justering af grænseværdier dynamisk inden for PMIC-designs, at de kan holde omkring 22 % længere under drift, mens de stadig opretholder god rækkevidde. Branchen har gradvist adopteret disse metoder, da producenter søger måder at optimere ydeevnen på uden at ofre pålidelighed.
Når vi designer pakker og deres tilhørende kredsløb sammen, bliver signalkvaliteten faktisk bedre, fordi vi kan tage højde for de irriterende pakkeparasitter sammen med afslutningsnetværkene på chippen. Nogle brugerdefinerede integrerede kredsløbsdesign, som inkluderer impedansmatchede input/output-buffer, har vist sig at reducere elektromagnetisk interferens betydeligt. Et nyligt industrireference fra 2023 viste, at disse specialiserede design reducerede EMI med cirka 41 % i forhold til almindelige standardløsninger. For motorstyring applikationsspecifik integrerede kredsløb , bliver termisk styring også rigtig vigtig. God termisk planlægning hjælper med at forhindre dannelsen af irriterende varmepunkter. Og lad os ikke glemme de små afkoblings kapacitet på over 100 kW enten skal de placeres præcist efter designreglerne, så spændingen forbliver stabil, selv når belastningen pludselig ændrer sig.
Forskere har udviklet et kontinuerligt glukosemålingssystem, der kan vare op til 18 måneder på én opladning takket være flere smarte designvalg. For det første implementerede de subthreshold-driftsteknikker i de analoge forstyrkningsslagskredsløb, hvilket markant reducerede strømforbruget. For det andet anvendte de tidsinterleaved ADC-sampling, der fungerer synkront med radiofrekvens-impulser under dataoverførsel. Og for det tredje inkorporerede de on-chip solenergi-indvindingsteknologi, der kan generere omkring 15 mikrovatt, selv når den udsættes for almindelig belysning inde. Den resulterende 40 nanometer brugerdefinerede integrerede kreds leverer også imponerende resultater – opnår næsten 99,3 procent målenøjagtighed, mens den kun trækker 3,2 mikroampere pr. megahertz. Det svarer til cirka en reduktion på to tredjedele i strømforbrug sammenlignet med tidligere versioner af lignende enheder.
Når det kommer til wearables og IoT-enheder, hvor plads er dyrebar og varmehåndtering er afgørende, bliver avancerede layoutteknikker helt centrale. Mange ingeniører vender sig i dag mod løsninger som 3DIC-stabling sammen med microvia-teknologi, fordi de kan reducere det samlede areal, samtidig med at signalerne forbliver rene og stærke. Nyt arbejde fra 2023 undersøgte, hvordan strategisk placering af kobberpiller i System-in-Package-designs gjorde en betydelig forskel. Resultatet? Varmepunkter faldt med omkring 34 % i forhold til standardlayouter. Ganske imponerende, når man tænker på, hvor tættere komponenterne pakkets sammen, efterhånden som teknologien udvikler sig.
Centrale teknikker inkluderer:
Industriprojektioner viser, at 50 % af nye højtydende computerchip-designs vil overgå til arkitekturer med flere die inden 2025, drevet af kravene til båndbredde fra AI-acceleratorer. Denne udvikling påvirker forbruger elektronik, hvor designhold skal afveje UCIe-kompatible forbindelser mod termiske begrænsninger i enheder med profiler under 7 mm.
Valget mellem tredjeparts- og proprietære IP indebærer kompromisser mellem tid til markedsføring og ydelsesmæssig differentiering. Kommerciel PCIe 6.0 eller DDR5 PHY IP fremskynder udviklingen af automobilstyringer, mens brugerdefinerede neurale netværksacceleratorer ofte giver 2–3 gange bedre strømeffektivitet i edge-AI-applikationer.
En undersøgelse fra 2024 blandt SoC-udviklere viste følgende tendenser:
| Integrationsmetode | Gennemsnitlig udviklingstid | Fleksibilitet i strømoptimering |
|---|---|---|
| Tredjeparts-IP | 7,2 måneder | 38% |
| Brugerdefineret IP | 11,5 måneder | 81% |
Nyere undersøgelser viser, at standardiserede UCIe-grænseflader reducerer integrationsrisici i chiplet-baserede design, samtidig med at ydeevnen opretholdes. I SoC'er til industriautomatisering gør kombinationen af kommerciel motorstyrings-IP med proprietære sikkerhedsmoduler det muligt at opnå ASIL-D-overensstemmelse inden for strømforbrug under 2 W.
Dagens EDA-værktøjer håndterer omkring 70 % af de kedelige, repetitive opgaver under simulering og verifikation, hvilket virkelig fremskynder udviklingen af brugerdefinerede IC'er. Platformene giver ingeniører mulighed for at teste, hvor godt strøm hænger sammen, når det udsættes for ekstreme forhold, og finjustere signalveje, så de rent faktisk fungerer pålideligt i den virkelige verden. Ifølge den seneste EDA-værktøjsrapport fra 2024 fra branchens analytikere ser virksomheder, der bruger disse integrerede systemer, en nedgang på cirka 43 % i fejl efter fremstilling, takket være indbyggede designregelkontroller og bedre termiske modelleringsfunktioner. Det er heller ikke nogen overraskelse, da det at opdage problemer tidligt sparer alle tid og penge i fremtiden.
Fuldt udstyrede EDA-systemer kan koste op mod et halvt million dollars årligt, selvom der nu findes modulære løsninger, der skalerer bedre til mindre virksomheder, der er ved at komme i gang. Med tokenbaseret licensering kan ingeniørteams faktisk bruge de avancerede synteseværktøjer, når de virkelig har brug for dem under vigtige faser såsom opsætning af chip-layoutet eller håndtering af parasitiske effekter. Ifølge nogle undersøgelser udgivet sidste år så moderat store virksomheder deres afkast på investering komme næsten en kvartal hurtigere, når de kombinerede gratis verifikationssoftware fra open-source-projekter med betalte layoutprogrammer fra etablerede leverandører. Denne hybride tilgang ser ud til at fungere godt for mange voksende tech-virksomheder lige nu.
Nøgleråd til minimering af risiko i ASIC-udvikling inkluderer:
Disse metoder hjælper med at undgå nyudgivelser, hvilket kan forsinke markedsføringen med 14–22 uger pr. maskerevision.
Nye udviklere finder nu måder at omgå de høje opstartsomkostninger, der tidligere var over to millioner dollars, ved at benytte eksterne designcentre og leveringstjenester til prototyper. Virksomheder, der specialiserer sig i ASIC'er, håndterer nu alt fra fastlæggelse af chip-arkitekturen til levering af de endelige GDSII-filer. Og mange waferfabrikker har åbnet dørene for mindre aktører, hvilket giver dem adgang til avancerede produktionsprocesser ved 12 nm og 16 nm uden først at skulle forpligte sig til store produktionsløb. Det betyder, at små virksomheder rent faktisk kan bruge tiden på at skabe noget unikt til deres marked i stedet for at blive hæmmet af forsøg på at opbygge dyr infrastruktur fra bunden.
Brugerdefinerede integrerede kredsløb løser alle slags forskellige behov i moderne smarte systemer. Tag IoT-edge-enheder for eksempel, hvor neuromorfe designe kan reducere AI-processeringsbehovet med omkring 80 procent uden væsentligt at gå på kompromis med hastigheden, og samtidig holde responstiderne under ti millisekunder. Bilindustrien har også gjort store fremskridt. Deres system-on-chips indeholder nu mere end femten avancerede funktioner til førerassistance på én enkelt chip, hvilket betyder, at biler registrerer objekter cirka 40 procent hurtigere under testfaserne for selvkørende teknologi. Og glem heller ikke industrielle miljøer. Når producenter integrerer disse små MEMS-sensorer direkte i deres brugerdefinerede chips, øger de faktisk nøjagtigheden af prædiktiv vedligeholdelse, især når udstyr konstant vibrerer. Reelle tests viser omkring en tredjedel bedre nøjagtighed i disse krævende forhold.
Producenter bekæmper markedsmetning ved at anvende vertikalt optimerede SoCs med proprietære accelerators til kryptering, motorstyring og trådløse protokoller. Tests viser, at brugerdefinerede matrixmultiplikationsenheder overgår almindelige GPU'er med 5 i neural netværksydelse ved AIoT-afgræsningspunkter.
Hærdede FP16-kerner og adaptiv spændingsregulering gør det muligt for medicinske billeddannelsessystemer at opdage tumorer 30 % hurtigere uden at kompromittere diagnostisk præcision. Industrielle realtidsstyringer, der bruger brugerdefinerede integrerede kredsløb, opnår responstider under 2¼ sekunder ved sikkerhetskritiske nedlukningsoperationer, hvilket øger systemets pålidelighed i kritiske applikationer.