EN
Schnelllinks
Die korrekte Entwicklung kundenspezifischer IC-Chips beginnt mit einem tiefen Verständnis dafür, was genau gebaut werden muss. Das Ingenieurteam arbeitet eng mit Produktentwicklern zusammen, um Anforderungen wie den Zielwert für den Stromverbrauch zu definieren, der typischerweise bei den meisten IoT-Anwendungen unter 1 Watt liegen muss. Zudem werden Grenzwerte für die Wärmeabfuhr und leistungsspezifische Anforderungen festgelegt, die sich nach der jeweiligen Anwendung richten. Beispielsweise erfordern automobiltechnische Systeme oft Signalverarbeitungszeiten unter 10 Nanosekunden. Ein aktueller Blick auf ASIC-Entwicklungstrends aus dem Jahr 2023 zeigt etwas Interessantes: Wenn Ingenieure von Anfang an klare, detaillierte Spezifikationen haben, bestehen etwa vier von fünf Projekten erfolgreich die erste Testphase. Überspringt man diesen Schritt jedoch, sinkt die Erfolgsquote beim ersten Versuch drastisch auf lediglich etwa ein Drittel.
Ingenieurteams wenden häufig modulare Designansätze an, wenn sie Verarbeitungskerne wie RISC-V oder ARM zusammen mit Speichersystemen und Ein-/Ausgabeverbindungen kombinieren, die auf die Anforderungen des Endprodukts zugeschnitten sind. Bei Chips für die industrielle Automatisierung gibt es mehrere wichtige Aspekte. Sicherheit hat oberste Priorität, daher integrieren Konstrukteure Ersatzschaltungen, die den ISO-13849-Standards entsprechen. Funktionen zur Echtzeit-Signalverarbeitung sind ein weiteres Muss. Außerdem müssen diese Bauteile auch unter extremen Bedingungen zuverlässig funktionieren und dabei von minus 40 Grad Celsius bis hin zu plus 125 Grad Celsius fehlerfrei arbeiten.
Sobald die Architektur validiert wurde, gehen Ingenieure zur HDL-Codierung über, führen Simulationen durch und optimieren das physikalische Layout mithilfe verschiedener Tools, darunter Cadence Innovus. Die frühzeitige Durchführung von elektromagnetischen Störfestigkeitsprüfungen (EMI) und thermischen Analysen über mehrere Prototyp-Iterationen hinweg kann kostspielige Neubearbeitungen später im Prozess reduzieren. Die meisten Fertigungsstätten benötigen etwa 12 bis 18 Wochen, um den ersten Siliziumchip bereitzustellen, weshalb eine gründliche Verifizierung vor dem Tapeout für Zeitplan und Budgetkontrolle des Projekts so entscheidend ist.
Laut dem neuesten Embedded Systems Report aus dem Jahr 2024 können Techniken wie adaptive Spannungsregelung in Kombination mit Clock Gating den Stromverbrauch im Leerlauf bei IoT-Sensorknoten um rund 70 Prozent reduzieren. Intelligente Entwickler setzen heute mehrere Leistungsdomänen ein, um hochfrequente Rechenkomponenten von den Teilen zu trennen, die ständig aktiv bleiben müssen. Dieser Ansatz trägt erheblich dazu bei, die Batterielebensdauer bei Geräten wie medizinischer Tragertechnik und Umweltüberwachungsgeräten zu verlängern, bei denen ein langfristiger Betrieb entscheidend ist. Bei Bluetooth Low Energy-Sendern speziell ermöglicht die dynamische Anpassung der Schwellwerte innerhalb der PMIC-Designs eine um etwa 22 % längere Betriebsdauer, während gleichzeitig eine gute Reichweite des Signals erhalten bleibt. Die Branche übernimmt diese Methoden schrittweise, da Hersteller nach Wegen suchen, die Leistung zu optimieren, ohne die Zuverlässigkeit zu beeinträchtigen.
Bei der gemeinsamen Auslegung von Gehäusen und den zugehörigen Schaltungen verbessert sich die Signalqualität tatsächlich, da wir die störenden parasitären Effekte des Gehäuses zusammen mit den auf dem Chip befindlichen Abschlussnetzwerken berücksichtigen können. Einige kundenspezifische integrierte Schaltungen, die impedanzangepasste Ein- und Ausgangspuffer enthalten, haben gezeigt, dass sie elektromagnetische Störungen erheblich reduzieren können. Ein aktueller Industriebenchmark aus dem Jahr 2023 ergab, dass diese spezialisierten Designs die elektromagnetischen Störungen im Vergleich zu Standard-Standardlösungen um etwa 41 % senkten. Für motorische Steueranwendungen nach Spezifikation integrierte Schaltungen , wird auch das thermische Management sehr wichtig. Eine gute thermische Planung hilft, lästige Hotspots zu vermeiden. Und vergessen wir nicht die kleinen Entkopplungskondensatoren mit einem Gehalt an Kohlenstoff von mehr als 0,01 GHT entweder sie müssen gemäß den Designregeln exakt platziert werden, damit die Stromversorgung stabil bleibt, auch wenn sich die Last plötzlich ändert.
Forscher haben ein kontinuierliches Glukose-Monitoring-System entwickelt, das dank mehrerer cleverer Konstruktionsentscheidungen bis zu 18 Monate mit einer einzigen Ladung auskommt. Zunächst setzten sie Subthreshold-Betriebstechniken in den analogen Frontend-Schaltungen ein, die den Stromverbrauch erheblich reduzieren. Zweitens verwendeten sie eine zeitlich versetzte ADC-Abtastung, die synchron mit Hochfrequenz-Impulsen während der Datenübertragung arbeitet. Und drittens integrierten sie eine On-Chip-Solargewinnungstechnologie, die etwa 15 Mikrowatt erzeugen kann, selbst wenn sie normalen Innenbeleuchtungsbedingungen ausgesetzt ist. Die resultierende kundenspezifische integrierte Schaltung im 40-Nanometer-Verfahren liefert ebenfalls beeindruckende Ergebnisse – sie erreicht eine Messgenauigkeit von nahezu 99,3 Prozent bei einem Stromverbrauch von lediglich 3,2 Mikroampere pro Megahertz. Das entspricht einer Verringerung des Stromverbrauchs um etwa zwei Drittel im Vergleich zu früheren Versionen ähnlicher Geräte.
Wenn es um Wearables und IoT-Geräte geht, bei denen Platz knapp ist und die Wärmeableitung eine wichtige Rolle spielt, werden fortschrittliche Layout-Techniken absolut entscheidend. Viele Ingenieure setzen heutzutage auf Technologien wie 3DIC-Stapelung in Kombination mit Mikrovia-Technologie, da sie die Gesamtfläche verkleinern können, während gleichzeitig die Signale sauber und stabil bleiben. Einige aktuelle Arbeiten aus dem Jahr 2023 untersuchten, wie strategisch platzierte Kupfersäulen in System-in-Package-Designs einen erheblichen Unterschied machen. Das Ergebnis? Hotspots gingen um etwa 34 % zurück im Vergleich zu herkömmlichen Layouts. Ziemlich beeindruckend, wenn man bedenkt, wie viel dichter Bauteile mit fortschreitender Technologie angeordnet werden.
Zu den entscheidenden Techniken gehören:
Branchenprognosen zufolge werden bis 2025 50 % der neuen Hochleistungsrechen-Chip-Designs Multi-Die-Architekturen übernehmen, angetrieben durch die Bandbreitenanforderungen von KI-Beschleunigern. Diese Verschiebung wirkt sich auf Unterhaltungselektronik aus, bei der Design-Teams UCIe-kompatible Schnittstellen mit thermischen Grenzen in Geräten mit weniger als 7 mm Bauhöhe abstimmen müssen.
Die Entscheidung zwischen IP von Drittanbietern und proprietärer IP beinhaltet Abwägungen zwischen Markteinführungszeit und Leistungsunterschieden. Kommerzielle PCIe 6.0- oder DDR5-PHY-IP beschleunigt die Entwicklung für Automobilsteuergeräte, während kundenspezifische neuronale Netzwerkbeschleuniger in Edge-KI-Anwendungen oft eine um den Faktor 2–3 bessere Energieeffizienz bieten.
Eine Umfrage unter SoC-Entwicklern aus dem Jahr 2024 zeigte folgende Trends:
| Integrationsansatz | Durchschnittliche Entwicklungszeit | Flexibilität bei der Leistungsoptimierung |
|---|---|---|
| IP von Drittanbietern | 7,2 Monate | 38% |
| Kundenspezifische IP | 11,5 Monate | 81% |
Aktuelle Studien zeigen, dass standardisierte UCIe-Schnittstellen Integrationsrisiken bei Chiplet-basierten Designs reduzieren und gleichzeitig die Leistung aufrechterhalten. Bei SoCs für die industrielle Automatisierung ermöglicht die Kombination kommerzieller Motorsteuerungs-IP mit proprietären Sicherheitsmodulen die Einhaltung von ASIL-D innerhalb von Unter-2-W-Leistungsgrenzen.
Heutige EDA-Tools übernehmen etwa 70 % der langwierigen, sich wiederholenden Aufgaben während der Simulation und Verifikation, was die Entwicklung kundenspezifischer ICs erheblich beschleunigt. Die Plattformen ermöglichen es Ingenieuren, die Leistungsfähigkeit unter Extrembedingungen zu testen und Signalwege so präzise abzustimmen, dass sie in realen Anwendungsszenarien zuverlässig funktionieren. Laut dem aktuellen EDA-Tools-Bericht 2024 von Branchenanalysten verzeichnen Unternehmen, die diese integrierten Systeme nutzen, etwa 43 % weniger Fehler nach der Fertigung, bedingt durch integrierte Designregelprüfungen und verbesserte thermische Modellierungsfunktionen. Das ist nachvollziehbar, da das frühzeitige Erkennen von Problemen allen Beteiligten später Zeit und Kosten spart.
Voll ausgestattete EDA-Systeme können jedes Jahr Unternehmen über eine halbe Million Dollar kosten, obwohl es mittlerweile modulare Optionen gibt, die sich besser für kleinere Unternehmen im Aufbau eignen. Mit einer tokenbasierten Lizenzierung können Ingenieurteams tatsächlich auf diese hochwertigen Synthesewerkzeuge zurückgreifen, wenn sie sie wirklich benötigen, beispielsweise in wichtigen Phasen wie der Einrichtung des Chip-Layouts oder beim Umgang mit parasitären Effekten. Laut einer im vergangenen Jahr veröffentlichten Studie konnten mittelgroße Unternehmen ihre Investitionsrendite fast ein Viertel schneller erzielen, wenn sie kostenlose Verifikationssoftware aus Open-Source-Projekten mit kostenpflichtigen Layout-Programmen etablierter Anbieter kombinierten. Dieser hybride Ansatz funktioniert derzeit offenbar gut für viele wachsende Technologieunternehmen.
Wichtige Strategien zur Minimierung von Risiken bei der ASIC-Entwicklung umfassen:
Diese Methoden helfen, Neudurchläufe zu vermeiden, die bei jeder Maskenänderung die Markteinführung um 14–22 Wochen verzögern können.
Neue Entwickler finden Wege, um die früher hohen Startkosten, die oft über zwei Millionen Dollar lagen, zu umgehen, indem sie externe Designzentren und Versanddienste für Prototypen nutzen. Unternehmen, die auf ASICs spezialisiert sind, übernehmen heute alle Schritte – von der Definition der Chip-Architektur bis hin zur Übergabe der finalen GDSII-Dateien. Zudem haben viele Fertigungsstätten (Foundries) auch kleineren Akteuren ihre Türen geöffnet und bieten ihnen Zugang zu fortschrittlichen Fertigungsverfahren mit 12 nm und 16 nm, ohne dass zunächst massive Produktionsmengen verlangt werden. Für kleine Unternehmen bedeutet dies, dass sie ihre Zeit tatsächlich damit verbringen können, etwas Einzigartiges für ihren Markt zu entwickeln, anstatt in den Aufbau teurer Infrastruktur von Grund auf verstrickt zu sein.
Spezialisierte integrierte Schaltungen erfüllen die unterschiedlichsten Anforderungen in modernen intelligenten Systemen. Nehmen Sie beispielsweise IoT-Edge-Geräte, bei denen neuromorphe Designs den KI-Verarbeitungsaufwand um etwa 80 Prozent senken können, ohne dabei wesentlich an Geschwindigkeit einzubüßen, wodurch die Reaktionszeiten unter zehn Millisekunden bleiben. Auch die Automobilindustrie hat große Fortschritte gemacht. Ihre Systeme auf einem Chip (SoCs) integrieren mittlerweile mehr als fünfzehn fortschrittliche Fahrerassistenzfunktionen auf einem einzigen Chip, wodurch Fahrzeuge Objekte in Testphasen der selbstfahrenden Technologie etwa vierzig Prozent schneller erkennen. Und vergessen Sie auch industrielle Anwendungen nicht. Wenn Hersteller winzige MEMS-Sensoren direkt in ihre kundenspezifischen Chips einbetten, verbessern sie tatsächlich die Genauigkeit der vorausschauenden Wartung, insbesondere wenn Geräte ständig vibrieren. Praxistests zeigen unter diesen anspruchsvollen Bedingungen eine um etwa ein Drittel höhere Genauigkeitsrate.
Hersteller bekämpfen die Marktsättigung, indem sie vertikal optimierte SoCs mit proprietären Beschleunigern für Verschlüsselung, Motorsteuerung und drahtlose Protokolle einsetzen. Benchmarks zeigen, dass kundenspezifische Matrixmultiplikationseinheiten bei der neuronalen Netzwerk-Durchsatzleistung an AIoT-Endpunkten um den Faktor 5 besser abschneiden als allgemeine GPUs.
Gehärtete FP16-Kerne und adaptive Spannungsregelung ermöglichen es medizinischen Bildgebungssystemen, Tumore um 30 % schneller zu erkennen, ohne die diagnostische Genauigkeit zu beeinträchtigen. Echtzeit-Industriesteuerungen mit kundenspezifischen ICs erreichen Reaktionszeiten unter 2¼ s für sicherheitskritische Abschaltsysteme und erhöhen so die Systemzuverlässigkeit in sicherheitsrelevanten Anwendungen.