EN
Schnelllinks
Die moderne Elektronik nahm richtig Fahrt auf, als jene drei Männer bei Bell Labs – William Shockley, John Bardeen und Walter Brattain – 1947 den Punkt-Kontakt-Transistor entwickelten. Zuvor basierte alles auf den sperrigen Vakuumröhren, die enorme Mengen an Energie verbrauchten und anfällig für Ausfälle waren. Die neuen Halbleiterbauelemente, die sie entwickelten, waren viel kleiner, verbrauchten deutlich weniger Strom und ermöglichten es, dass Geräte dramatisch an Größe schrumpften. Einige Jahre später, 1951, entwickelte Shockley seine Version, den Sperrschichttransistor, der sich im Laufe der Zeit als zuverlässiger erwies und die Herstellung dieser Bauteile für eine breite industrielle Nutzung praktikabel machte. Damit wurden gewissermaßen die Tore geöffnet für alle möglichen elektronischen Innovationen, die wir heute als selbstverständlich betrachten.
Das Erste transistoren verließ sich auf Germanium, da es als Halbleitermaterial ziemlich gut funktionierte. Allerdings gab es ein Problem, wenn die Temperaturen etwa 75 Grad Celsius überstiegen, wodurch sie für die meisten industriellen Anwendungen unzuverlässig wurden. Um die Mitte der 1960er Jahre änderte sich dies, als Silizium zunehmend zum bevorzugten Material wurde. Silizium konnte viel höhere Temperaturen verkraften, wies geringere Leckströme auf und arbeitete besser mit den Oxol-Isolatoren zusammen, die in der Industrie zunehmend Standard wurden. Als sich die Verfahren zur Kristallzüchtung und zur Dotierung durch Zugabe von Verunreinigungen verbesserten, begannen Hersteller, Siliziumwafer konsistent herzustellen. Diese Entwicklung erwies sich als entscheidend dafür, Halbleiter im Laufe der Zeit kleiner und leistungsfähiger zu machen.
Bereits 1958 entwickelten Jack Kilby von Texas Instruments und Robert Noyce von Fairchild Semiconductor etwas ziemlich Bahnbrechendes: die integrierte Schaltung. Dieses kleine Wunderwerk vereinte alle separaten elektronischen Bauteile auf einem einzigen Siliziumstück, statt sie verstreut auf einer Platine anzubringen. Vorwärts zur Mitte der 70er Jahre, als die großflächige Integration (Large Scale Integration) ihren Durchbruch erlebte und Zehntausende winziger Transistoren auf jedem Chip unterbrachte. Genau das hatte Gordon Moore zuvor vorausgesagt – dass sich die Rechenleistung alle paar Jahre verdoppeln würde. Im Laufe der Zeit festigten Fortschritte bei Technologien wie der Fotolithografie und verbesserte Verfahren zur Herstellung flacher Chips die Rolle des Siliziums als beherrschendes Material in der digitalen Welt. Diese Entwicklungen ermöglichten nicht nur unsere alltäglichen Computer, sondern auch Geräte wie Smartphones, Server, die Websites betreiben, und sogar Teile moderner Rechenzentren, die das Internet am Laufen halten.
Das Mooresche Gesetz besagt im Wesentlichen, dass sich die Anzahl der Transistoren auf einem Chip etwa alle zwei Jahre verdoppelt, und dies lenkt die Computertechnologie seit Gordon Moores berühmter Prognose aus dem Jahr 1965. Betrachtet man die Zahlen, so sieht man, dass die Transistoren von einer Größe von etwa 10 Mikrometern in den 70er Jahren auf weniger als 5 Nanometer im Jahr 2023 geschrumpft sind, was sowohl die Geschwindigkeit als auch die Effizienz dieser Chips erheblich gesteigert hat. Es gab etwas namens Dennard-Skalierung, das früher dafür sorgte, dass der Stromverbrauch konstant blieb, während die Transistoren kleiner wurden, doch diese Skalierung begann um 2004 herum zusammenzubrechen, bedingt durch Probleme mit Leckströmen und der Wärmeabfuhr. Laut einem aktuellen Bericht zur Halbleiterskalierung aus dem Jahr 2024 führte dies dazu, dass die Branche ihre Strategie änderte und statt schnellere Einzelkerne nun vermehrt auf Mehrkernarchitekturen setzt, sodass Hersteller heute stärker auf parallele Verarbeitung setzen, anstatt die Taktraten weiter zu erhöhen.
Wenn wir in den Bereich unter 5 nm gelangen, wird es wirklich schwierig, aufgrund von Quantentunnelung und diesen lästigen parasitären Kapazitäten. Die Elektronen verhalten sich nicht mehr wie erwartet, sie neigen dazu, durch Tunneleffekte einfach an den Gate-Schranken vorbeizuschleichen. Dies erzeugt allerlei Leckströme, die laut der Forschung von Ponemon aus dem letzten Jahr etwa 30 % der Gesamtleistung eines Chips verbrauchen können. Und es wird noch schlimmer, wenn man die Kurzkanaleffekte betrachtet, die die Stabilität der Schwellenspannung beeinträchtigen. Laut IEEE-Studien aus dem Jahr 2022 steigen die Variationen bei diesen winzigen Strukturen um etwa 15 %. All diese Probleme häufen sich an und machen das Management der Leistungsdichte äußerst herausfordernd. Infolgedessen mussten die Hersteller erheblich in anspruchsvolle Kühlsysteme investieren, was typischerweise zwischen 20 % und 40 % zu den Gesamtherstellungskosten dieser modernsten Chips hinzufügt.
Die Anzahl der Transistoren steigt weiter an, aber die herkömmlichen Skalierungsmethoden werden von Experten immer weniger geschätzt. Laut einer Umfrage des IEEE im vergangenen Jahr glaubt etwa die Hälfte der Halbleiteringenieure, dass das Mooresche Gesetz praktisch an seine Grenzen gestoßen ist. Nur etwa jeder zehnte erwartet, dass wir in naher Zukunft praktische Siliziumchips unterhalb von 1 nm sehen werden. Die meisten Unternehmen verlagern ihren Fokus hin zur 3D-Chip-Stapelung und der Kombination unterschiedlicher Komponenten, anstatt alles auf einem einzigen Chip weiter zu verkleinern. Angesichts aktueller Trends interessiert sich die Technologiewelt offenbar weniger dafür, wie klein Transistoren sind, und mehr dafür, wie gut gesamte Systeme zusammenarbeiten. Dies markiert eine deutliche Veränderung im Denken darüber, was als echter Fortschritt in der Halbleiterentwicklung gilt.
Der Wechsel von flachen planaren Transistoren zu den modernen dreidimensionalen FinFET-Strukturen war entscheidend, um den Stromfluss besser zu kontrollieren. Der entscheidende Trick besteht darin, das Gate vollständig um eine kleine, aufrechte Siliziumfinne herumzuführen, wodurch unerwünschte Leckströme reduziert werden und eine Verkleinerung unter 22 Nanometer ermöglicht wird. Danach folgten Nanosheet-Transistoren, die dieses Konzept noch weiter vorantrieben und es Ingenieuren erlauben, die Breite der leitenden Kanäle je nach benötigter Spannungshandhabung anzupassen. Wie die Branche festgestellt hat, funktionieren diese dreidimensionalen Designs auch bei Strukturgrößen unter 3 nm noch gut – etwas, das mit älteren planaren Designs ab etwa 28 nm nicht mehr machbar war, da die Probleme durch Leckströme und Energieverlust völlig unkontrollierbar wurden.
Das Gate-all-around (GAA)-Transistordesign führt die FinFET-Technologie auf die nächste Stufe, indem es den Kanal von allen Seiten vollständig mit Gatematerial umhüllt. Diese vollständige Abdeckung ermöglicht eine deutlich bessere Kontrolle über die elektrischen Eigenschaften und reduziert unerwünschte Leckströme um etwa 40 Prozent. Außerdem schalten diese Bauelemente schneller und funktionieren gut, wenn sie unter die 2-nm-Grenze verkleinert werden. Gleichzeitig treiben Complementary FET (CFET)-Strukturen die Entwicklung weiter voran, indem sie n-Typ- und p-Typ-Transistoren vertikal übereinander stapeln. Diese clevere Anordnung verdoppelt die Anzahl der logischen Komponenten auf dem gleichen Flächenbedarf, ohne mehr Platz auf der Chipoberfläche zu benötigen. Sowohl GAA- als auch CFET-Ansätze lösen einige ernsthafte Probleme, mit denen Hersteller konfrontiert sind, wenn sie elektrostatische Effekte steuern und Layouts optimieren müssen, während sich die Halbleitermerkmale auf atomare Dimensionen verkleinern.
Die führenden Halbleiter-Fabriken rücken näher an Fertigungsverfahren unter 2 nm heran, obwohl nach aktuellen Prognosen voraussichtlich erst um 2025 herum Gate-All-Around-(GAA)-Transistoren die Massenproduktion erreichen werden. Die meisten Branchen-Roadmaps konzentrieren sich mittlerweile darauf, bessere Leistung bei geringerem Energieverbrauch zu erzielen, anstatt einfach immer mehr Transistoren auf Chips zu platzieren. Einige Pilotanlagen haben bereits mit Hybridbonding-Techniken experimentiert, um die anspruchsvollen monolithischen 3D-Strukturen herzustellen, was zeigt, dass Unternehmen zunehmend das Gesamtsystem im Blick haben. Die langsame Einführung dieser Technologien verdeutlicht, warum weiterhin so viel Geld in hochmoderne Lithografie-Anlagen und fortschrittliche Abscheidesysteme fließt. Ohne diese teuren Upgrades würde die gesamte Industrie recht schnell ins Stocken geraten.
Die monolithische 3D-Integration ermöglicht es Herstellern, mehrere aktive Schichten auf einem Substrat mithilfe sequenzieller Fertigungstechniken zu erzeugen. In Kombination mit gestapelter CMOS-Technologie macht diese Anordnung die Integration von Logikschaltungen direkt neben Speicherkomponenten möglich. Derzeit sieht man beispielsweise, dass SRAMs nun direkt unter Rechenkernen platziert werden. Thermische Probleme zwischen den Schichten sowie die Signalübertragung von einer Schicht zur anderen stellen jedoch weiterhin Herausforderungen dar. Doch jüngste Fortschritte bei Niedrigtemperatur-Fertigungsverfahren sowie verbesserte Durchkontaktierungen durch Silizium (die sogenannten Through-Silicon Vias, also winzige Verbindungen, die senkrecht durch Siliziumwafer führen), deuten darauf hin, dass möglicherweise bereits um 2026 erste Produkte für KI-Beschleuniger und Edge-Computing-Geräte auf den Markt kommen könnten. Einige Experten sind der Ansicht, dass diese Art der räumlichen Skalierung das Mooresche Gesetz noch etwa zehn Jahre lang am Leben erhalten könnte, bevor wir erneut an eine Grenze stoßen.
Materialien, die als Übergangsmetall-Dichalkogenide oder kurz TMDs bezeichnet werden, umfassen Stoffe wie Molybdändisulfid (MoS2) und Wolframdiselenid (WSe2). Diese Materialien sind auf atomarer Ebene äußerst dünn und ermöglichen eine relativ schnelle Bewegung von Elektronen. Bei der Betrachtung sehr kleiner Halbleiterstrukturen können diese TMDs Schaltverhältnisse von über 10 zur Potenz 8 erreichen, wenn sie mit nur 0,7 Volt betrieben werden. Das ist laut einer aktuellen Studie des IMEC aus dem Jahr 2023 etwa 74 Prozent besser als das, was Silizium leisten kann. Die Art und Weise, wie diese Materialien schichtweise übereinander angeordnet sind, hilft dabei, störende Kurzkanaleffekte zu kontrollieren, selbst wenn die Strukturen auf etwa 5 Nanometer verkleinert werden. Aufgrund dieser Eigenschaft gehen viele Forscher davon aus, dass TMDs in den kommenden Jahren wichtige Bausteine für die nächste Generation von Computerchips und anderen Logikbauelementen sein könnten.
Trotz ihres Potenzials wird die weite Verbreitung von TMDs durch Defektdichten während der Wafer-Skalen-Abscheidung behindert. Die selektive Bereichs-Epitaxie hat die Fangzustände um 63 % reduziert, doch eine Defektdichte von weniger als 3 % bleibt für die Fertigung in hohen Stückzahlen erforderlich – ein Maßstab, der bisher nur in Laborumgebungen erreicht wurde (2024 Semiconductor Roadmap).
Transistoren aus Kohlenstoffnanoröhren können Elektronen tatsächlich auf einer geraden Linie ohne Streuung bewegen, wenn sie etwa 15 Nanometer lang sind. Dadurch erreichen sie Schaltgeschwindigkeiten, die nahezu dreimal so hoch sind wie bei herkömmlicher Silizium-FinFET-Technologie. Doch es gibt einen Haken: Forscher haben weiterhin Schwierigkeiten, die Chiralität (die die elektrischen Eigenschaften bestimmt) zu kontrollieren und konsistente Dotierungsergebnisse zu erzielen, was die zuverlässige und gleichbleibende Herstellung von Bauelementen erschwert. Graphen stellt einen weiteren interessanten Fall dar. Obwohl es eine hervorragende Leitfähigkeit besitzt, weist es keine natürliche Bandlücke auf, wodurch es für herkömmliche digitale Schaltungen ungeeignet ist. Dennoch laufen vielversprechende Forschungsarbeiten mit Kombinationen aus Graphen und Schichten aus hexagonalem Bornitrid. Diese hybriden Strukturen könnten Nischenanwendungen finden, bei denen ihre einzigartigen Eigenschaften effektiv genutzt werden können.
Die Bemühungen, zweidimensionale Materialien in die reguläre Fertigung zu integrieren, konzentrieren sich hauptsächlich auf Abscheidungsmethoden auf Atomebene, die gut mit Hoch-k-Dielektrika wie HZO funktionieren. Aktuelle Daten einer Industriegruppe aus dem Jahr 2024 zeigen, dass die meisten Fertigungsstätten bereits Geräte für diese Materialien testen. Etwa acht von zehn Produktionslinien verfügen derzeit über eine Art Ausstattung zur Verarbeitung zweidimensionaler Materialien. Dennoch besteht weiterhin ein Problem im hinteren Fertigungsbereich, wo neue metallische Verbindungen hergestellt werden müssen. Das Problem liegt in der Empfindlichkeit gegenüber Wärme, da viele Prozesse die Temperatur von 400 Grad Celsius nicht überschreiten dürfen, ohne die Bauteile zu beschädigen. Diese Temperaturbeschränkung zwingt Ingenieure dazu, kreative Lösungen zu finden, um diese fortschrittlichen Materialien ordnungsgemäß zu verbinden, ohne die Leistung zu beeinträchtigen.
Die Anzahl der IoT-Geräte wird voraussichtlich bis zum Jahr 2030 etwa 29 Milliarden betragen, was bedeutet, dass Transistoren im Standby-Modus weniger als 1 Mikroampere verbrauchen müssen, um einen effizienten Betrieb sicherzustellen. Aktuelle Forschungsergebnisse zeigen, dass Subthreshold-Schaltungen zusammen mit den kürzlich viel diskutierten Tunnel-Feldeffekttransistoren die Leckströme im Vergleich zur herkömmlichen MOSFET-Technologie um nahezu 60 Prozent senken können. Was bedeutet das konkret für reale Anwendungen? Nun, es ermöglicht Umweltüberwachungssystemen und sogar einigen implantierbaren medizinischen Geräten, jahrelang mit einer einzigen Ladung zu funktionieren, während sie weiterhin genügend Rechenleistung besitzen, um ihre Aufgaben ordnungsgemäß auszuführen. Die Halbleiterindustrie treibt diese Innovationen vehement voran, da ihr bewusst ist, wie entscheidend langlebige Batterien in immer mehr Bereichen werden.
Die neuesten Siliziumkarbid- (SiC) und Galliumnitrid- (GaN) Transistoren erreichen eine Effizienz von etwa 99,3 %, wenn sie in Solarwechselrichtern eingesetzt werden, was dazu beiträgt, jährlich insgesamt rund 2,1 Millionen Tonnen CO2-Emissionen einzusparen. Aktuelle Studien aus Energieinfrastrukturberichten zeigen, dass diese fortschrittlichen Schaltkomponenten die Leistungsverluste in Anwendungen intelligenter Stromnetze seit den im Jahr 2020 erfassten Werten um etwa 40 % gesenkt haben. Hersteller setzen zunehmend auch auf Wafer-Level-Packaging-Techniken. Dieser Ansatz reduziert nicht nur störende ohmsche Verluste, sondern ist zudem gut mit der aktuellen 300-mm-Fertigungsausrüstung kompatibel, ohne dass umfangreiche Umbauten der Produktionsanlagen erforderlich sind.
Neuromorphe Chips, die ferroelektrische Feldeffekttransistoren (FeFETs) verwenden, erreichen eine um das 1.000-Fache bessere Energieeffizienz pro synaptischer Operation als GPUs – was einen effizienten Einsatz von KI am Netzwerkrand ermöglicht. Flexible organische Dünnschichttransistoren erreichen mittlerweile Beweglichkeiten von 20 cm²/V·s und halten 500 Biegezyklen stand, wodurch langlebige, waschbare Gesundheitsmonitore unterstützt werden.
Die moderne Transistordesigns gewichten ON-Strom (ION), Schaltgeschwindigkeit, Kosten und Haltbarkeit je nach Anwendungsanforderungen. Automotive-taugliche Transistoren arbeiten zuverlässig bei 175 °C, während medizinische Varianten strengen Anforderungen von 0,1 % Ausfallrate über eine Lebensdauer von 15 Jahren genügen. Dieser anwendungsspezifische Ansatz stellt sicher, dass technologische Fortschritte in reale Zuverlässigkeit und Werte umgesetzt werden.
Welcher bedeutende Durchbruch wurde 1947 durch die Bell Labs erzielt?
Im Jahr 1947 erfanden Wissenschaftler der Bell Labs den Punkt-Kontakt-Transistor. Dadurch konnten elektronische Geräte im Vergleich zu den zuvor verwendeten Vakuumröhren viel kleiner und effizienter werden.
Warum wurde Silizium gegenüber Germanium zum bevorzugten Material in Transistoren?
Silizium ersetzte Germanium als bevorzugtes Halbleitermaterial Mitte der 1960er Jahre, da es höhere Temperaturen verträgt, geringere Leckströme aufweist und besser mit Oxidisolatoren funktioniert.
Was ist das Mooresche Gesetz und warum ist es bedeutend?
Das Mooresche Gesetz besagt, dass sich die Anzahl der Transistoren auf einem Chip ungefähr alle zwei Jahre verdoppelt, was Fortschritte bei der Rechenleistung und Effizienz vorantreibt.
Was sind FinFET- und GAA-Technologien?
FinFET und Gate-All-Around (GAA) sind fortschrittliche Transistorarchitekturen, die eine verbesserte elektrische Steuerung und reduzierte Leckströme bieten und sich daher für kleinere Chipgrößen eignen.
Was sind 2D-Materialien und welche Rolle spielen sie in der Transistortechnologie?
2D-Materialien, wie TMDs, enthalten dünne atomare Schichten, die eine bessere Elektronenbewegung ermöglichen und somit Effizienzvorteile gegenüber herkömmlichen Siliziumschichten für zukünftige Halbleiter bieten.
Wie trägt die Transistorinnovation zur Energieeffizienz bei?
Die Transistorinnovation, einschließlich Designs mit extrem geringem Stromverbrauch und energieeffizienter Materialien, reduziert den Energieverbrauch in IoT-Geräten, Solartechnologien und intelligenten Stromnetzen erheblich.