EN
Enlaces rápidos
La electrónica moderna realmente comenzó cuando aquellos tres investigadores de Bell Labs —William Shockley, John Bardeen y Walter Brattain— crearon el transistor de contacto puntual en 1947. Antes de esto, todo dependía de los voluminosos tubos al vacío que consumían grandes cantidades de energía y eran propensos a fallar. Los nuevos dispositivos semiconductores que desarrollaron eran mucho más pequeños, utilizaban mucha menos electricidad y permitieron que los aparatos redujeran drásticamente su tamaño. Unos años después, en 1951, Shockley presentó su versión denominada transistor de unión, que con el tiempo funcionó mejor y facilitó la fabricación de estos componentes de forma práctica para su uso generalizado en diversas industrias. Esto básicamente abrió las compuertas a toda clase de innovaciones electrónicas que hoy damos por sentadas.
El primero las demás dependía del germanio porque funcionaba bastante bien como material semiconductor. Sin embargo, había un problema cuando las temperaturas superaban aproximadamente los 75 grados Celsius, lo que los hacía poco confiables para la mayoría de las aplicaciones industriales. Las cosas cambiaron alrededor de mediados de la década de 1960, cuando el silicio comenzó a imponerse como el material preferido. El silicio podía soportar temperaturas mucho más altas, tenía menos fugas de corriente y funcionaba mejor con aquellos aislantes de óxido que estaban volviéndose estándar en la industria. A medida que mejoraron los métodos para cultivar cristales y agregar impurezas mediante procesos de dopaje, los fabricantes empezaron a producir obleas de silicio de manera consistente. Este desarrollo resultó ser muy importante para hacer los semiconductores más pequeños y potentes con el tiempo.
Allá por 1958, Jack Kilby de Texas Instruments y Robert Noyce de Fairchild Semiconductor idearon algo bastante revolucionario: el circuito integrado. Esta pequeña maravilla colocaba todas aquellas partes electrónicas separadas en un solo trozo de silicio, en lugar de tenerlas dispersas en una placa. Avancemos hasta mediados de la década de 1970, cuando comenzó la integración a gran escala, incorporando decenas de miles de diminutos transistores en cada chip. Esto fue justo lo que Gordon Moore había predicho anteriormente sobre cómo la potencia informática se duplicaría cada par de años. Con el tiempo, mejoras en aspectos como las técnicas de fotolitografía y métodos más eficientes para fabricar chips planos consolidaron realmente el papel del silicio como rey del mundo digital. Estos avances hicieron posible no solo nuestros ordenadores cotidianos, sino también dispositivos como smartphones, servidores que ejecutan sitios web e incluso componentes de centros de datos modernos que mantienen funcionando internet.
La Ley de Moore básicamente afirma que el número de transistores en un chip se duplica aproximadamente cada dos años, y esto ha estado dirigiendo el progreso informático desde que Gordon Moore realizó su famosa predicción en 1965. Al observar los números, vemos que los transistores pasaron de tener unos 10 micrómetros de tamaño en la década de 1970 a menos de 5 nanómetros en la actualidad, en 2023, lo cual aumentó considerablemente tanto la velocidad como la eficiencia del funcionamiento de estos chips. Existía algo llamado escalado de Dennard que solía mantener el consumo de energía estable a medida que los transistores se hacían más pequeños, pero esto comenzó a fallar alrededor de 2004 debido a problemas con corrientes de fuga y dificultades en la gestión del calor. Según un reciente informe sobre escalado de semiconductores de 2024, todo esto llevó a la industria a cambiar de rumbo hacia el uso de múltiples núcleos en lugar de simplemente hacer más rápidos los núcleos individuales, por lo que los fabricantes están enfocándose más en el procesamiento paralelo en vez de intentar aumentar las velocidades de reloj.
Cuando llegamos a dimensiones inferiores a 5 nm, las cosas empiezan a ponerse realmente complicadas debido al efecto túnel cuántico y esas molestas capacitancias parásitas. Los electrones ya no se comportan como se esperaría; tienden a colarse justo más allá de las barreras de la compuerta mediante efectos de tunneling. Esto genera todo tipo de corrientes de fuga que pueden consumir aproximadamente el 30 % de la potencia total de un chip, según la investigación de Ponemon del año pasado. Y empeora al considerar los efectos de canal corto, que alteran la estabilidad del voltaje umbral. Las variaciones aumentan cerca del 15 % en estos nodos tan pequeños, como señalaron estudios de IEEE en 2022. Todos estos problemas se acumulan y hacen extremadamente difícil gestionar la densidad de potencia. Como resultado, los fabricantes han tenido que invertir fuertemente en sistemas de refrigeración sofisticados, algo que normalmente añade entre un 20 % y un 40 % al costo total de fabricación de estos chips de última generación.
La cantidad de transistores sigue aumentando, pero los métodos tradicionales de escalado ya no son muy populares entre los expertos. Según una encuesta de IEEE el año pasado, alrededor de dos tercios de los ingenieros en semiconductores consideran que la Ley de Moore ha alcanzado básicamente un límite. Solo cerca de uno de cada diez espera que veamos chips prácticos de silicio por debajo de 1 nm en un futuro cercano. La mayoría de las empresas están cambiando su enfoque hacia el apilamiento 3D de chips y la integración de diferentes componentes, en lugar de intentar reducir todo a un solo elemento. Considerando las tendencias recientes, al mundo tecnológico parece importarle menos el tamaño de los transistores y más lo bien que funcionan conjuntamente los sistemas completos. Esto marca un cambio bastante significativo en la forma de entender qué constituye un verdadero progreso en el desarrollo de semiconductores.
Alejarse de los transistores planos y planares hacia esas sofisticadas estructuras 3D FinFET fue prácticamente un cambio radical para controlar mejor la electricidad. El truco aquí consiste en envolver la compuerta completamente alrededor de esta pequeña aleta de silicio colocada verticalmente, lo que reduce las fugas no deseadas y hace posible reducir el tamaño por debajo de los 22 nanómetros. Luego aparecieron los transistores de lámina nanométrica (nanosheet) que llevaron este concepto aún más lejos, permitiendo a los ingenieros ajustar el ancho de esos canales conductores según las tensiones que necesiten manejar. Teniendo en cuenta lo que la industria ha descubierto, estos diseños tridimensionales siguen funcionando bien incluso cuando se alcanzan tamaños menores a 3 nm, algo que simplemente no era factible con los diseños planares anteriores una vez que se llegó al entorno de los 28 nm, ya que los problemas de fuga y consumo de energía desperdiciada se volvieron completamente inmanejables.
El diseño de transistor Gate-all-around (GAA) lleva la tecnología FinFET al siguiente nivel al envolver completamente el canal con material del gate desde todas las direcciones. Esta cobertura total ofrece un control mucho mejor sobre las propiedades eléctricas y reduce las fugas no deseadas en aproximadamente un 40 por ciento. Además, estos dispositivos cambian de estado más rápidamente y funcionan bien cuando se reducen por debajo de la marca de 2 nm. Mientras tanto, las estructuras Complementary FET (CFET) llevan las cosas más allá al apilar transistores tipo n y tipo p uno encima del otro verticalmente. Esta disposición inteligente duplica la cantidad de componentes lógicos que caben en el mismo espacio sin necesidad de ocupar más superficie en el chip. Ambos enfoques, GAA y CFET, abordan algunos problemas importantes que enfrentan los fabricantes al intentar gestionar efectos electrostáticos y optimizar diseños a medida que las características semiconductoras se reducen hasta dimensiones atómicas.
Las principales fábricas de semiconductores están acercándose a procesos de fabricación sub-2nm, aunque según las proyecciones actuales podríamos ver transistores con puerta envolvente total (GAA) en producción masiva alrededor de 2025. Actualmente, la mayoría de las hojas de ruta industriales se centran en obtener un mejor rendimiento utilizando menos energía, en lugar de simplemente integrar más transistores en los chips. Algunas instalaciones piloto ya han comenzado a experimentar con técnicas de unión híbrida para crear esas sofisticadas estructuras monolíticas en 3D, lo que demuestra que las empresas están pensando en una visión más amplia sobre cómo funcionan conjuntamente los sistemas completos. La lenta implementación de estas tecnologías resalta por qué tanta cantidad de dinero sigue fluyendo hacia equipos de litografía de vanguardia y sistemas avanzados de deposición. Sin estas costosas actualizaciones, toda la industria se estancaría bastante rápidamente.
La integración monolítica en 3D permite a los fabricantes crear varias capas activas sobre un solo sustrato mediante técnicas de fabricación secuencial. Cuando se combina con la tecnología CMOS apilada, esta configuración posibilita integrar circuitos lógicos justo al lado de los componentes de memoria. Ahora estamos viendo cosas como SRAM colocada directamente debajo de los núcleos de procesamiento. Sin embargo, los problemas térmicos entre capas y la transmisión de señales de una capa a otra aún representan desafíos. Pero los recientes avances en métodos de fabricación a baja temperatura, junto con mejores vías pasantes de silicio (esas pequeñas conexiones que atraviesan directamente las obleas de silicio), indican que podrían llegar productos reales al mercado para aceleradores de IA y dispositivos de computación en el borde alrededor de 2026, ¿quizás? Algunos expertos creen que este tipo de escalado espacial podría mantener con vida la Ley de Moore durante unos diez años más antes de toparnos con otra barrera.
Los materiales llamados dicalcogenuros de metales de transición, o TMDs por sus siglas en inglés, incluyen sustancias como el disulfuro de molibdeno (MoS2) y el diseleniuro de tungsteno (WSe2). Estos materiales son extremadamente delgados a nivel atómico y permiten que los electrones se muevan a través de ellos bastante rápidamente. Cuando se analizan características semiconductoras muy pequeñas, estos TMDs pueden alcanzar relaciones corriente de encendido/apagado superiores a 10 elevado a la potencia de 8 al operar con solo 0.7 voltios. Esto es aproximadamente un 74 por ciento mejor que lo que puede hacer el silicio, según algunas investigaciones recientes del IMEC realizadas en 2023. La forma en que estos materiales se apilan en capas ayuda a controlar esos molestos efectos de canal corto incluso cuando las características se reducen hasta aproximadamente 5 nanómetros. Debido a esta propiedad, muchos investigadores creen que los TMDs podrían ser bloques constitutivos importantes para los próximos generaciones de chips informáticos y otros dispositivos lógicos en los próximos años.
A pesar de su potencial, la adopción generalizada de los TMD se ve obstaculizada por las densidades de defectos durante la deposición a escala de obleas. La epitaxia de área selectiva ha reducido los estados de trampa en un 63 %, pero aún se requiere una densidad de defectos inferior al 3 % para la fabricación en gran volumen, un nivel que hasta ahora solo se ha logrado en entornos de laboratorio (Hoja de ruta de semiconductores 2024).
Los transistores fabricados con nanotubos de carbono pueden mover electrones en línea recta sin dispersión cuando tienen aproximadamente 15 nanómetros de longitud. Esto les proporciona velocidades de conmutación casi tres veces más rápidas en comparación con la tecnología tradicional de silicio FinFET. Pero existe un inconveniente. Los investigadores aún tienen dificultades para controlar la quiralidad (que determina las propiedades eléctricas) y obtener resultados consistentes en el dopaje, lo que dificulta la producción constante de dispositivos confiables. El grafeno presenta otro caso interesante. Aunque tiene una conductividad asombrosa, carece de un bandgap natural, lo que lo hace inadecuado para circuitos digitales estándar. Sin embargo, se están realizando trabajos prometedores con combinaciones de capas de grafeno y nitruro de boro hexagonal. Estas estructuras híbridas podrían encontrar usos especializados en aplicaciones específicas donde sus características únicas puedan aprovecharse eficazmente.
El impulso por incorporar materiales 2D en la fabricación convencional se ha centrado en métodos de deposición de capas atómicas que funcionan bien con dieléctricos de alta constante dieléctrica (high-k), como el HZO. Datos recientes de un grupo industrial de 2024 muestran que la mayoría de las instalaciones de fabricación ya están probando equipos para estos materiales. Aproximadamente 8 de cada 10 líneas tienen actualmente algún tipo de configuración de herramientas para el procesamiento de materiales 2D. Sin embargo, aún existe un problema en la etapa final de producción, donde es necesario crear nuevas conexiones metálicas. El problema radica en la sensibilidad al calor, ya que muchos procesos no pueden superar los 400 grados Celsius sin dañar los componentes. Esta limitación de temperatura obliga a los ingenieros a encontrar soluciones creativas para conectar adecuadamente estos materiales avanzados sin comprometer el rendimiento.
Se espera que el número de dispositivos IoT alcance aproximadamente los 29 mil millones para 2030, lo que significa que los transistores deben consumir menos de 1 microamperio en modo de espera para mantener las operaciones eficientes. Investigaciones recientes han demostrado que los circuitos subumbral junto con los transistores de efecto de campo túnel, de los que hemos estado escuchando últimamente, pueden reducir las corrientes de fuga en casi un 60 por ciento en comparación con la tecnología MOSFET estándar. ¿Qué significa esto en aplicaciones del mundo real? Permite que sistemas de monitoreo ambiental e incluso algunos dispositivos médicos implantables funcionen durante años con una sola carga, manteniendo al mismo tiempo suficiente potencia de procesamiento para realizar adecuadamente su función. La industria semiconductora está impulsando realmente estas innovaciones porque sabe cuán crítico se está volviendo el uso de baterías de larga duración en muchos campos diferentes.
Los transistores más recientes de carburo de silicio (SiC) y nitruro de galio (GaN) están alcanzando una eficiencia de aproximadamente el 99,3 % cuando se utilizan en inversores solares, lo que ayuda a reducir alrededor de 2,1 millones de toneladas de emisiones de CO2 cada año en general. Estudios recientes de informes sobre infraestructura energética indican que estos componentes avanzados de conmutación han reducido las pérdidas de energía en aproximadamente un 40 % en aplicaciones de redes inteligentes desde que se registraron las cifras de 2020. Los fabricantes ahora también están recurriendo a técnicas de encapsulado a nivel de oblea. Este enfoque no solo reduce esas molestas pérdidas resistivas, sino que además es compatible con los equipos actuales de fabricación de 300 mm sin necesidad de grandes modificaciones en las instalaciones de producción.
Los chips neuromórficos que utilizan transistores de efecto campo ferroeléctricos (FeFET) logran un rendimiento energético 1.000 veces superior por operación sináptica en comparación con las GPU, lo que permite una implementación eficiente de inteligencia artificial en el borde de la red. Los transistores orgánicos flexibles de película delgada alcanzan ahora movilidades de 20 cm²/V·s y soportan 500 ciclos de doblado, posibilitando monitores médicos duraderos y lavables.
El diseño moderno de transistores equilibra la corriente en ON (ION), velocidad de conmutación, costo y durabilidad según las necesidades de la aplicación. Los transistores para automoción funcionan de forma confiable a 175 °C, mientras que las variantes biomédicas cumplen requisitos estrictos de tasa de fallos del 0,1 % durante vidas útiles de 15 años. Este enfoque específico por aplicación garantiza que los avances tecnológicos se traduzcan en fiabilidad y valor en el mundo real.
¿Cuál fue el gran avance realizado por Bell Labs en 1947?
En 1947, los científicos de Bell Labs inventaron el transistor de contacto puntual. Esto permitió que los dispositivos electrónicos se volvieran mucho más pequeños y eficientes en comparación con los tubos de vacío utilizados anteriormente.
¿Por qué el silicio se convirtió en el material preferido sobre el germanio en los transistores?
El silicio reemplazó al germanio como material semiconductor preferido a mediados de la década de 1960 porque podía soportar temperaturas más altas, tenía menos fugas y funcionaba mejor con aislantes de óxido.
¿Qué es la Ley de Moore y por qué es significativa?
La Ley de Moore predice que el número de transistores en un chip se duplicará aproximadamente cada dos años, impulsando avances en potencia computacional y eficiencia.
¿Qué son las tecnologías FinFET y GAA?
FinFET y Gate-All-Around (GAA) son arquitecturas avanzadas de transistores que ofrecen un mejor control eléctrico y reducen las fugas, lo que las hace adecuadas para tamaños de chip más pequeños.
¿Qué son los materiales 2D y cuál es su papel en la tecnología de transistores?
los materiales 2D, como los TMD, contienen capas atómicas delgadas que permiten un mejor movimiento de electrones, ofreciendo beneficios potenciales de eficiencia frente a las capas tradicionales de silicio en futuros semiconductores.
¿Cómo contribuye la innovación en transistores a la eficiencia energética?
La innovación en transistores, incluyendo diseños de ultra bajo consumo y materiales eficientes desde el punto de vista energético, reduce significativamente el consumo de energía en dispositivos IoT, tecnología solar y redes inteligentes.