EN
BRZI LINKOVI
Ispravna izrada prilagođenih IC čipova započinje dubokim razumijevanjem onoga što treba izgraditi. Tim inženjera usko surađuje s razvojnim programerima proizvoda kako bi odredili stvari poput ciljeva potrošnje energije, koja obično mora ostati ispod 1 vata za većinu IoT aplikacija. Također se postavljaju granice u vezi disipacije topline i zahtjeva za performansama specifičnima za svaku pojedinu aplikaciju. Na primjer, automobilske sustave često zahtijevaju vremena obrade signala ispod 10 nanosekundi. Nedavni pregled trendova u razvoju ASIC-a iz 2023. godine pokazuje nešto zanimljivo: kada inženjeri unaprijed imaju jasne, detaljne specifikacije, otprilike četiri od pet projekata uspješno prođu početnu fazu testiranja. Ali preskoči li se ovaj korak, šanse za uspjeh drastično padnu na otprilike jednu trećinu već pri prvom pokušaju.
Inženjerski timovi često primjenjuju modularne pristupe dizajnu pri kombiniranju procesnih jezgri poput RISC-V ili ARM-a, zajedno s memorijskim sustavima i ulazno/izlaznim spojevima koji odgovaraju zahtjevima konačnog proizvoda. Za čipove koji se koriste u industrijskoj automatizaciji postoji nekoliko važnih razmatranja. Sigurnost je od ključne važnosti, stoga projektanti ugrađuju rezervne sklopove koji zadovoljavaju standarde ISO 13849. Sposobnost obrade signala u stvarnom vremenu još je jedna obavezna značajka. Ovi komponenti moraju pouzdano raditi čak i u ekstremnim uvjetima, ispravno funkcionirajući od niske temperature od minus 40 stupnjeva Celzijevih sve do plus 125 stupnjeva Celzijevih bez kvara.
Nakon što se arhitektura potvrdi, inženjeri prelaze na HDL kodiranje, pokreću simulacije i optimiziraju fizički izgled pomoću različitih alata uključujući Cadence Innovus. Provođenje provjera elektromagnetskog smetnja (EMI) i termalne analize u ranim fazama procesa kroz više iteracija prototipa može smanjiti skupu ponovnu izradu kasnije. Većina pogona za proizvodnju poluvodiča treba otprilike 12 do 18 tjedana da isporuči prvi silicijski čip, zbog čega je temeljita verifikacija prije predaje za proizvodnju toliko važna za kontrole vremenskog plana projekta i proračuna.
Prema najnovijem Izvješću o ugrađenim sustavima iz 2024. godine, tehnike poput prilagodbe radnog napona u kombinaciji s isključivanjem takta mogu smanjiti potrošnju struje u mirovanju kod IoT senzorskih čvorova za oko 70 posto. Pametni projektanti sada implementiraju više domena napajanja kako bi odvojili one komponente visoke frekvencije od dijelova koji moraju ostati aktivni cijelo vrijeme. Ovaj pristup znatno pomaže u produljenju vijeka trajanja baterije u uređajima poput medicinskih nosivih tehnologija i opreme za nadzor okoliša gdje je dugotrajno funkcioniranje ključno. Kada je riječ o Bluetooth Low Energy prijenosnicima, dinamičko podešavanje praga unutar dizajna PMIC-ova produžuje im radni vijek za otprilike 22% i dalje osiguravajući dobru udaljenost dosega signala. Ove metode postupno se usvajaju u industriji dok proizvođači traže načine za optimizaciju performansi bez žrtvovanja pouzdanosti.
Kada se dizajniraju paketi i njima povezani sklopovi zajedno, kvaliteta signala zapravo se poboljšava jer možemo uzeti u obzir one dosadne parazitske efekte paketa uz mreže za završno otpuštanje na čipu. Pokazalo se da neki prilagođeni dizajni integriranih krugova koji uključuju ulazne/izlazne bafera usklađene po impedanciji znatno smanjuju elektromagnetske smetnje. Prema jednom nedavnom industrijskom usporedbenom testu iz 2023. godine, ovi specijalizirani dizajni smanjuju EMI otprilike za 41% u usporedbi sa standardnim dostupnim alternativama. Za upravljanje motorom specifične aplikacije integrirani krugovi , termičko upravljanje također postaje vrlo važno. Dobar termički plan pomaže u sprečavanju stvaranja dosadnih vrućih točaka. I ne smijemo zaboraviti one male razdjelne kondenzatore kondenzatori bilo da ih treba postaviti točno kako treba prema pravilima dizajna kako bi napajanje ostalo stabilno čak i kada se opterećenja iznenada promijene.
Istraživači su razvili sustav za kontinuirano praćenje razine glukoze koji može raditi do 18 mjeseci na jednom punjenju zahvaljujući nekoliko pametnih konstrukcijskih rješenja. Prvo, primijenili su tehnike rada u podpragovnom području u analognim sklopovima prednjeg kraja, što drastično smanjuje potrošnju energije. Drugo, koristili su vremenski međusobno povezano uzorkovanje ADC-a koje djeluje sinkronizirano s radiofrekvencijskim impulsnim prijenosom podataka. I treće, ugradili su tehnologiju sakupljanja solarne energije na čipu koja može generirati oko 15 mikrovata čak i u uvjetima običnog unutarnjeg osvjetljenja. Rezultirajući 40-nanometarski posebni integrirani krug također postiže izvrsne rezultate – dostiže točnost mjerenja od gotovo 99,3 posto, a troši samo 3,2 mikroampera po megahercu. To predstavlja smanjenje potrošnje energije za otprilike dvije trećine u usporedbi s prethodnim verzijama sličnih uređaja.
Kada su u pitanju nosivi uređaji i IoT uređaji gdje prostor je na cijeni, a upravljanje toplinom važno, napredne tehnike izrade tlocrta postaju apsolutno ključne. Mnogi inženjeri danas prihvaćaju stvari poput složenih 3DIC struktura uz primjenu mikro-vija tehnologije jer omogućuju smanjenje ukupne površine, a da pritom signali ostaju čisti i jaki. Nekai nedavni rad iz 2023. godine istraživao je kako strategijsko postavljanje bakrenih stubova unutar dizajna System-in-Package znatno mijenja performanse. Rezultati? Područja pregrijavanja smanjena su za oko 34% u usporedbi sa standardnim tlocrtima. Prilično impresivno, s obzirom na sve veću gustoću komponenti kako tehnologija napreduje.
Ključne tehnike uključuju:
Industrijske projekcije pokazuju da će 50% novih dizajna čipova za visokoučinkovito računanje preuzeti arhitekturu s više die-ova do 2025. godine, pod utjecajem zahtjeva za propusnošću AI akceleratora. Ovaj pomak utječe na potrošačku elektroniku, gdje timovi za dizajn moraju uravnotežiti UCIe-kompatibilne međusklopove i termička ograničenja u uređajima sa zasebnim profilom ispod 7 mm.
Odluka između IP-a treće strane i vlastitog IP-a uključuje kompromise između brzine izlaska na tržište i razlikovanja u performansama. Komercijalni PCIe 6.0 ili DDR5 PHY IP ubrzava razvoj automobilskih kontrolera, dok prilagođeni akceleratori neuronskih mreža često osiguravaju 2–3 puta bolju energetsku učinkovitost u edge AI aplikacijama.
Anketa iz 2024. godine provedena među razvojnim inženjerima SoC-ova otkrila je sljedeće trendove:
| Način integracije | Prosječno vrijeme razvoja | Fleksibilnost optimizacije potrošnje energije |
|---|---|---|
| IP treće strane | 7,2 mjeseca | 38% |
| Prilagođeni IP | 11,5 mjeseci | 81% |
Nedavne studije pokazuju da standardizirani UCIe sučelja smanjuju rizike integracije u dizajnima zasnovanim na čipletima, istovremeno održavajući performanse. U SoC-ovima za industrijsku automatizaciju, kombinacija komercijalnih IP modula za upravljanje motorom s vlastitim sigurnosnim modulima omogućuje usklađenost s ASIL-D unutar potrošnje energije ispod 2 W.
Današnji EDA alati obavljaju oko 70% onih dosadnih, ponavljajućih zadataka tijekom simulacije i provjere, što znatno ubrzava razvoj prilagođenih integriranih sklopova. Platforme omogućuju inženjerima da testiraju koliko dobro izdržava napajanje kada se optereti na ekstremne uvjete i precizno podešavaju signalne putove kako bi pouzdano funkcionirali u stvarnim situacijama. Prema najnovijem Izvješću o EDA alatima za 2024. godinu od strane analitičara industrije, tvrtke koje koriste ove integrirane sustave imaju otprilike 43% manje pogrešaka nakon izrade zbog ugrađenih provjera pravila dizajna i poboljšanih mogućnosti termalnog modeliranja. To je logično, jer rano otkrivanje problema uštedi svima vrijeme i novac na duži rok.
Potpuno opremljeni EDA sustavi mogu svake godine koštati tvrtke više od pola milijuna dolara, iako danas postoje modularne opcije koje se bolje skaliraju za manje tvrtke koje tek započinju poslovanje. S licenciranjem temeljenim na tokenima, timovi inženjera zapravo mogu koristiti te napredne alate za sintezu kad ih stvarno trebaju tijekom važnih faza poput postavljanja izgleda čipa ili rješavanja parazitskih učinaka. Prema istraživanju objavljenom prošle godine, tvrtke srednje veličine ostvarile su povrat ulaganja gotovo četvrt godine prije kada su kombinirale besplatne softvere za verifikaciju iz open-source projekata s plaćenim programima za izgled od strane uspostavljenih dobavljača. Ovaj hibridni pristup trenutačno djeluje dobro za mnoge rastuće tehnološke tvrtke.
Ključne strategije za smanjenje rizika u razvoju ASIC-a uključuju:
Ove metode pomažu u izbjegavanju ponovnih izradbi, koje mogu odgoditi izlazak na tržište za 14–22 tjedna po reviziji maski.
Novi programeri pronalaze načine kako zaobići visoke početne troškove, koji su nekada iznosili više od dva milijuna dolara, koristeći vanjska dizajnerska središta i usluge dostave prototipova. Tvrtke specijalizirane za ASIC-ove sada obavljaju sve, od definiranja arhitekture čipa do predaje konačnih GDSII datoteka. Mnogi proizvođači poluvodiča također su otvorili vrata manjim igračima, omogućivši im pristup naprednim proizvodnim procesima na 12nm i 16nm tehnologiji, bez potrebe za prethodnim ogromnim serijama proizvodnje. Za male poduzetnike ovo znači da mogu zapravo uložiti vrijeme u stvaranje nečeg jedinstvenog za svoje tržište, umjesto da se guše u pokušajima izgradnje skupog infrastrukturnog sustava od nule.
Prilagođeni integrirani krugovi rješavaju različite potrebe u modernim pametnim sustavima. Uzmimo na primjer IoT uređaje na rubu mreže, gdje neuromorfni dizajni mogu smanjiti zahtjeve za obradom umjetne inteligencije za oko 80 posto, bez značajnog gubitka brzine, pri čemu ostaju vremena odziva ispod deset milisekundi. Automobilska industrija također je napravila velike korake. Njihovi sustavi na čipu sada uključuju više od petnaest naprednih značajki za pomoć vozaču na jednom čipu, što znači da automobili detektiraju objekte otprilike četrdeset posto brže tijekom testiranja tehnologije za vožnju bez vozača. Ne zaboravimo ni industrijske uvjete. Kada proizvođači ugrade te male MEMS senzore izravno u svoje prilagođene čipove, zapravo poboljšavaju točnost prediktivnog održavanja, osobito kada oprema stalno vibrira. Stvarni testovi pokazuju otprilike trećinu bolju stopu točnosti u ovim teškim uvjetima.
Proizvođači se bore protiv zasićenja tržišta tako što ugrađuju vertikalno optimizirane SoC-ove s vlastitim akceleratorima za enkripciju, upravljanje motorom i bežične protokole. Rezultati testiranja pokazuju da prilagođene jedinice za množenje matrica nadmašuju procesore opće namjene za 5 u propusnosti neuronskih mreža na AIoT uređajima.
Otporni FP16 jezgri i adaptivno skaliranje napona omogućuju medicinskim sustavima za slikovnu dijagnostiku da otkriju tumore za 30% brže, bez gubitka preciznosti dijagnoze. Kontroleri u industriji koji rade u stvarnom vremenu i koriste prilagođene integrirane sklopove postižu vremena reakcije ispod 2¼ s za sigurnosno kritične operacije isključivanja, čime se povećava pouzdanost sustava u kritičnim aplikacijama.