EN
Collegamenti Rapidi
L'elettronica moderna ha davvero iniziato a svilupparsi quando quei tre ricercatori dei Bell Labs, William Shockley, John Bardeen e Walter Brattain, crearono il transistor a contatto puntiforme nel 1947. Prima di ciò, tutto dipendeva da ingombranti valvole termoioniche che consumavano enormi quantità di energia ed erano soggette a guasti. I nuovi dispositivi a semiconduttore da loro sviluppati erano molto più piccoli, utilizzavano molta meno elettricità e permettevano ai dispositivi di ridursi drasticamente nelle dimensioni. Alcuni anni dopo, nel 1951, Shockley realizzò la sua versione chiamata transistor a giunzione, che risultò più efficiente nel tempo e rese la produzione di questi componenti praticabile per un uso diffuso in vari settori industriali. Questo ha fondamentalmente aperto le porte a tutte le innovazioni elettroniche che oggi diamo per scontate.
La prima altri dispositivi di controllo faceva affidamento sul germanio perché funzionava piuttosto bene come materiale semiconduttore. Tuttavia, c'era un problema quando le temperature superavano circa 75 gradi Celsius, il che li rendeva poco affidabili per la maggior parte delle applicazioni industriali. Le cose cambiarono intorno alla metà degli anni '60, quando il silicio iniziò a prendere piede come materiale di riferimento. Il silicio poteva sopportare temperature molto più elevate, presentava minori perdite di corrente e si integrava meglio con quegli isolanti a base di ossido che stavano diventando standard nel settore. Con il miglioramento delle tecniche di crescita dei cristalli e di aggiunta di impurità attraverso processi di drogaggio, i produttori cominciarono a produrre wafer di silicio in modo sempre più uniforme. Questo sviluppo si rivelò fondamentale per rendere i semiconduttori nel tempo sempre più piccoli e potenti.
Nel 1958, Jack Kilby di Texas Instruments e Robert Noyce della Fairchild Semiconductor idearono qualcosa di davvero rivoluzionario: il circuito integrato. Questo piccolo capolavoro riuniva tutti i componenti elettronici separati in un unico pezzo di silicio, invece di averli sparsi su una scheda. Arriviamo alla metà degli anni '70, quando l'integrazione su larga scala decollò, stipando decine di migliaia di minuscoli transistor su ciascun chip. Ciò corrispondeva esattamente a quanto previsto da Gordon Moore all'epoca riguardo al raddoppio della potenza informatica ogni paio d'anni. Col passare del tempo, i miglioramenti nelle tecniche di fotolitografia e nei metodi per produrre chip piani consolidarono ulteriormente il ruolo del silicio come re del mondo digitale. Questi progressi resero possibile non solo i nostri computer di uso quotidiano, ma anche dispositivi come smartphone, server che gestiscono siti web e persino parti dei moderni data center che mantengono in funzione internet.
La Legge di Moore sostiene fondamentalmente che il numero di transistor su un chip raddoppia approssimativamente ogni due anni, e questo ha guidato il progresso informatico fin dalla famosa previsione formulata da Gordon Moore nel 1965. Analizzando i dati, si osserva che i transistor sono passati da una dimensione di circa 10 micrometri negli anni '70 a meno di 5 nanometri nel 2023, migliorando notevolmente sia la velocità sia l'efficienza energetica di questi chip. Esisteva un principio chiamato scala di Dennard che manteneva costante il consumo energetico mentre i transistor si riducevano di dimensioni, ma tale principio ha iniziato a venir meno intorno al 2004 a causa di problemi legati alle correnti di dispersione e alla gestione del calore. Secondo un recente rapporto del 2024 sullo scaling dei semiconduttori, tutto ciò ha spinto l'industria a cambiare approccio, passando all'uso di più core invece di rendere più veloci i singoli core; pertanto, i produttori stanno puntando maggiormente sull'elaborazione parallela piuttosto che sull'aumento delle frequenze di clock.
Quando si scende a dimensioni inferiori ai 5 nm, le cose diventano davvero complicate a causa del tunnel quantistico e delle fastidiose capacità parassite. Gli elettroni non si comportano più come previsto, tendono a passare attraverso le barriere del gate grazie agli effetti di tunneling. Questo genera svariati tipi di correnti di perdita che possono assorbire circa il 30% della potenza totale di un chip, secondo la ricerca di Ponemon dell'anno scorso. E la situazione peggiora quando si considerano gli effetti del canale corto, che alterano la stabilità della tensione di soglia. Le variazioni aumentano di circa il 15% a questi nodi estremamente piccoli, come evidenziato dagli studi IEEE nel 2022. Tutti questi problemi si accumulano e rendono estremamente difficile gestire la densità di potenza. Di conseguenza, i produttori hanno dovuto investire pesantemente in sofisticati sistemi di raffreddamento, un elemento che di solito aggiunge dal 20% al 40% ai costi complessivi di produzione per questi chip all'avanguardia.
Il numero di transistor continua a crescere, ma i metodi tradizionali di riduzione delle dimensioni non sono più molto apprezzati dagli esperti. Secondo un sondaggio IEEE dell'anno scorso, circa due terzi degli ingegneri del settore semiconduttori ritengono che la legge di Moore abbia praticamente raggiunto un limite. Solo circa uno su dieci si aspetta che vedremo chip al silicio pratici sotto il nodo dei 1 nm nel prossimo futuro. La maggior parte delle aziende sta spostando l'attenzione sullo stacking 3D dei chip e sull'integrazione di componenti diversi, invece di cercare di ridurre tutto in un unico pezzo. Analizzando le tendenze recenti, sembra che il mondo tecnologico attribuisca sempre meno importanza alle dimensioni dei transistor e sempre più all'efficienza con cui i sistemi lavorano insieme. Questo rappresenta un cambiamento significativo nel modo di considerare il vero progresso nello sviluppo dei semiconduttori.
Passare dai transistor planari piatti a quelle sofisticate strutture 3D FinFET è stato praticamente un cambiamento radicale per un migliore controllo dell'elettricità. L'idea consiste nell'avvolgere il gate tutto intorno a questa piccola aletta di silicio posizionata verticalmente, riducendo così le perdite indesiderate e rendendo possibile la miniaturizzazione oltre i 22 nanometri. Successivamente sono arrivati i transistor a nanolamina (nanosheet) che hanno portato questo concetto ancora oltre, permettendo agli ingegneri di regolare la larghezza dei canali conduttivi in base alle tensioni da gestire. Secondo quanto emerso nel settore, questi design tridimensionali continuano a funzionare bene anche a dimensioni inferiori a 3 nm, qualcosa che non era fattibile con le vecchie architetture planari una volta raggiunti i circa 28 nm, quando i problemi di dispersione e consumo energetico divennero completamente ingestibili.
La progettazione del transistor Gate-all-around (GAA) porta la tecnologia FinFET a un livello superiore avvolgendo completamente il canale con materiale gate da ogni direzione. Questa copertura totale consente un controllo molto migliore delle proprietà elettriche e riduce le perdite indesiderate di circa il 40 percento. Inoltre, questi dispositivi commutano stato più rapidamente e funzionano bene anche quando vengono ridotti su scala inferiore al nodo dei 2 nm. Nel frattempo, le strutture Complementary FET (CFET) spingono ulteriormente avanti questa evoluzione sovrapponendo verticalmente transistor di tipo n e di tipo p uno sopra l'altro. Questa configurazione intelligente raddoppia il numero di componenti logici che possono essere integrati nello stesso spazio, senza richiedere ulteriore superficie sul chip. Entrambi gli approcci GAA e CFET affrontano alcune delle sfide principali che i produttori incontrano nel gestire gli effetti elettrostatici e nell'ottimizzare le disposizioni man mano che le dimensioni dei semiconduttori si riducono fino a livelli atomici.
Le principali fabbriche di semiconduttori si stanno avvicinando ai processi di produzione sub-2nm, anche se secondo le attuali proiezioni potremmo vedere i transistor gate-all-around (GAA) entrare in produzione di massa intorno al 2025. La maggior parte dei roadmap industriali si concentra ormai sul migliorare le prestazioni riducendo il consumo energetico, piuttosto che semplicemente aumentare il numero di transistor sui chip. Alcuni impianti pilota hanno iniziato a sperimentare tecniche di hybrid bonding per creare quelle sofisticate strutture monolitiche 3D, segno che le aziende stanno adottando un approccio più ampio riguardo al funzionamento integrato dei sistemi. L'adozione graduale di queste tecnologie evidenzia il motivo per cui così tanti investimenti continuano ad affluire verso apparecchiature litografiche all'avanguardia e sistemi avanzati di deposizione. Senza questi costosi aggiornamenti, l'intero settore rischierebbe di bloccarsi molto rapidamente.
L'integrazione 3D monolitica consente ai produttori di creare diversi strati attivi su un unico substrato utilizzando tecniche di fabbricazione sequenziale. Combinata con la tecnologia CMOS a strati, questa configurazione permette di integrare circuiti logici direttamente accanto ai componenti di memoria. Oggi assistiamo, ad esempio, a SRAM posiziate direttamente sotto i core di calcolo. Tuttavia, problemi termici tra gli strati e il trasferimento dei segnali da un livello all'altro restano ancora ostacoli. I recenti progressi nei metodi di produzione a bassa temperatura, insieme a interconnessioni attraverso il silicio (i piccoli collegamenti verticali che attraversano direttamente le wafer di silicio) più efficienti, indicano però che prodotti concreti potrebbero arrivare sul mercato intorno al 2026 per acceleratori di intelligenza artificiale e dispositivi di edge computing. Alcuni esperti ritengono che questo tipo di scalabilità spaziale potrebbe mantenere valida la Legge di Moore per circa altri dieci anni, prima di raggiungere un nuovo limite.
I materiali chiamati dicalcogenuri dei metalli di transizione, o TMD in breve, includono sostanze come il disolfuro di molibdeno (MoS2) e il diseleniuro di tungsteno (WSe2). Questi materiali sono estremamente sottili a livello atomico e permettono agli elettroni di muoversi attraverso di essi piuttosto rapidamente. Quando si analizzano caratteristiche semiconduttrici estremamente piccole, questi TMD possono raggiungere rapporti corrente acceso/spento superiori a 10 alla potenza di 8 quando funzionano a soli 0,7 volt. Questo valore è circa il 74 percento migliore rispetto a quanto possa fare il silicio, secondo alcune ricerche recenti condotte da IMEC nel 2023. La disposizione stratificata di questi materiali aiuta a controllare quegli indesiderati effetti del canale corto anche quando le dimensioni scendono fino a circa 5 nanometri. A causa di questa proprietà, molti ricercatori ritengono che i TMD potrebbero rappresentare blocchi costitutivi fondamentali per i chip informatici di nuova generazione e altri dispositivi logici nei prossimi anni.
Nonostante il loro potenziale, l'adozione diffusa dei TMD è ostacolata dalle densità di difetti durante la deposizione su scala wafer. L'epitassia in area selettiva ha ridotto gli stati trappola del 63%, ma per la produzione su larga scala rimane necessaria una densità di difetti inferiore al 3% — un traguardo finora raggiunto solo in ambienti di laboratorio (Roadmap Semiconduttori 2024).
I transistor realizzati con nanotubi di carbonio possono effettivamente muovere gli elettroni in linea retta senza dispersione quando sono lunghi circa 15 nanometri. Questo consente velocità di commutazione quasi tre volte superiori rispetto alla tradizionale tecnologia siliconica FinFET. Ma c'è un problema. I ricercatori hanno ancora difficoltà a controllare la chiralità (che determina le proprietà elettriche) e a ottenere risultati di drogaggio consistenti, rendendo difficile produrre dispositivi affidabili in modo costante. Il grafene rappresenta un altro caso interessante. Sebbene abbia un'eccellente conducibilità, non possiede un bandgap naturale, il che lo rende inadatto per circuiti digitali standard. Tuttavia, si stanno compiendo studi promettenti con combinazioni di strati di grafene e nitruro di boro esagonale. Queste strutture ibride potrebbero trovare applicazioni di nicchia in settori specifici dove le loro caratteristiche uniche potrebbero essere sfruttate efficacemente.
La spinta a introdurre i materiali 2D nella produzione di serie si è concentrata su metodi di deposizione strato atomico che funzionano bene con dielettrici ad alta costante dielettrica come l'HZO. Dati recenti di un gruppo industriale del 2024 mostrano che la maggior parte degli impianti di fabbricazione sta già testando attrezzature per questi materiali. Circa 8 linee su 10 dispongono ora di qualche tipo di configurazione di attrezzatura per la lavorazione dei materiali 2D. Tuttavia, permane un problema nel back-end della produzione, dove devono essere create nuove connessioni metalliche. Il problema è la sensibilità al calore, poiché molti processi non possono superare i 400 gradi Celsius senza danneggiare i componenti. Questa limitazione termica costringe gli ingegneri a trovare soluzioni innovative per collegare correttamente questi materiali avanzati senza comprometterne le prestazioni.
Si prevede che il numero di dispositivi IoT raggiungerà circa 29 miliardi entro il 2030, il che significa che i transistor devono consumare meno di 1 microampere in modalità standby per mantenere un funzionamento efficiente. Ricerche recenti hanno mostrato che i circuiti subthreshold insieme ai transistor a effetto campo a tunnel, di cui si parla sempre più spesso ultimamente, possono ridurre le correnti di dispersione di quasi il 60 percento rispetto alla tecnologia MOSFET standard. Cosa significa questo concretamente per le applicazioni reali? Permette ai sistemi di monitoraggio ambientale e persino ad alcuni dispositivi medici impiantabili di funzionare per anni con una singola carica, mantenendo comunque potenza di elaborazione sufficiente per svolgere correttamente il loro compito. L'industria dei semiconduttori sta realmente spingendo avanti queste innovazioni perché sa quanto stiano diventando cruciali le batterie a lunga durata in molti settori diversi.
Gli ultimi transistor al carburo di silicio (SiC) e nitruro di gallio (GaN) raggiungono un'efficienza di circa il 99,3% quando utilizzati negli inverter solari, contribuendo a ridurre complessivamente circa 2,1 milioni di tonnellate di emissioni di CO2 ogni anno. Recenti studi provenienti da rapporti sull'infrastruttura energetica indicano che questi componenti avanzati per l'interruzione della corrente hanno ridotto le perdite di potenza di circa il 40% nelle applicazioni delle reti intelligenti rispetto ai dati registrati nel 2020. I produttori stanno ora ricorrendo anche a tecniche di incapsulamento a livello di wafer. Questo approccio non solo riduce le fastidiose perdite resistive, ma si integra bene con le attuali attrezzature di fabbricazione da 300 mm senza richiedere massicci interventi di ristrutturazione degli impianti produttivi.
I chip neuromorfici che utilizzano FET ferroelettrici (FeFET) raggiungono un'efficienza energetica fino a 1.000 volte superiore per operazione sinaptica rispetto alle GPU, permettendo un'efficiente implementazione dell'IA al bordo della rete. I transistor organici a film sottile flessibili raggiungono mobilità di 20 cm²/V·s e resistono a 500 cicli di piegatura, supportando monitor sanitari durevoli e lavabili.
La progettazione moderna dei transistor bilancia corrente in stato ON (ION), velocità di commutazione, costo e durata in base alle esigenze applicative. I transistor per settore automobilistico operano in modo affidabile a 175 °C, mentre le varianti biomedicali soddisfano rigorosi requisiti di guasto pari allo 0,1% su cicli di vita di 15 anni. Questo approccio specifico per applicazione garantisce che i progressi tecnologici si traducano in affidabilità e valore nel mondo reale.
Qual è stata la scoperta fondamentale realizzata dai Bell Labs nel 1947?
Nel 1947, gli scienziati dei Bell Labs hanno inventato il transistor a contatto puntiforme. Questo ha permesso ai dispositivi elettronici di diventare molto più piccoli e più efficienti rispetto alle valvole termoioniche utilizzate in precedenza.
Perché il silicio è diventato il materiale preferito rispetto al germanio nei transistor?
Il silicio ha sostituito il germanio come materiale semiconduttore preferito a metà degli anni '60 perché può operare a temperature più elevate, presenta minori perdite e funziona meglio con gli isolanti a base di ossido.
Che cos'è la Legge di Moore e perché è importante?
La Legge di Moore prevede che il numero di transistor su un chip raddoppi approssimativamente ogni due anni, spingendo avanti i progressi nella potenza e nell'efficienza computazionale.
Cos' sono le tecnologie FinFET e GAA?
FinFET e Gate-All-Around (GAA) sono architetture avanzate di transistor che offrono un migliore controllo elettrico e riducono le perdite, rendendole adatte per dimensioni più piccole dei chip.
Cos' sono i materiali 2D e quale ruolo svolgono nella tecnologia dei transistor?
i materiali 2D, come i TMD, contengono strati atomici sottili che permettono un migliore movimento degli elettroni, offrendo potenziali vantaggi di efficienza rispetto ai tradizionali strati di silicio per i semiconduttori del futuro.
In che modo l'innovazione nei transistor contribuisce all'efficienza energetica?
L'innovazione nei transistor, inclusi design a consumo ultra ridotto e materiali energeticamente efficienti, riduce significativamente il consumo di energia nei dispositivi IoT, nella tecnologia solare e nelle reti intelligenti.