현대 전자공학은 벨 연구소의 윌리엄 쇼클리, 존 바딘, 월터 브래튼 세 사람이 1947년에 포인트 접합 트랜지스터를 발명하면서 비로소 본격적으로 시작되었다. 그 이전에는 크고 전력 소모가 많으며 고장이 잦았던 진공관에 모든 것이 의존하고 있었다. 이들이 개발한 새로운 반도체 소자는 훨씬 작았고 전기를 훨씬 적게 사용했으며, 기기들의 크기가 급격히 줄어들 수 있도록 하였다. 몇 년 후인 1951년, 쇼클리는 보다 성능이 우수하고 산업 전반에서 대량 생산이 실용적인 접합 트랜지스터라는 자신의 버전을 개발하였다. 이로 인해 오늘날 우리가 당연하게 여기는 다양한 전자 혁신의 길이 열리게 되었다.
첫 번째 트랜지스터 게르마늄은 반도체 재료로서 꽤 잘 작동했기 때문에 초기에는 게르마늄에 의존했다. 그러나 온도가 약 75도 섭씨를 초과할 경우 문제가 발생하여 대부분의 산업용 응용 분야에서는 신뢰할 수 없게 되었다. 1960년대 중반경 실리콘이 주요 소재로 자리를 잡기 시작하면서 상황이 바뀌었다. 실리콘은 훨씬 더 높은 열을 견딜 수 있었고, 누설 전류가 적었으며 당시 산업 표준으로 자리잡아가던 산화물 절연체와도 더 잘 작동했다. 결정 성장 및 도핑 공정을 통한 불순물 첨가 기술이 향상되면서 제조업체들은 일관성 있게 실리콘 웨이퍼를 생산하기 시작했다. 이러한 발전은 시간이 지남에 따라 반도체를 더 작고 강력하게 만드는 데 매우 중요한 역할을 하게 되었다.
1958년에 텍사스 인스트루먼트의 잭 킬비와 페어차일드 반도체의 로버트 노이스는 혁신적인 것을 고안해냈습니다: 바로 집적회로였죠. 이 작은 기술적 경이물은 전자 부품들을 기판 위에 흩어져 있는 대신 하나의 실리콘 조각 위에 모두 올려놓았습니다. 시간을 빠르게 70년대 중반으로 넘기면, 수만 개의 미세한 트랜지스터를 각 칩 위에 밀집시키는 대규모 집적(LSI) 기술이 급속히 발전했습니다. 이것은 당시 고든 무어가 예측했던 것과 정확히 일치했는데, 컴퓨터 성능은 약 몇 년마다 두 배씩 증가할 것이라고 했던 '무어의 법칙'입니다. 시간이 지남에 따라 포토리소그래피 기술의 향상과 평면 칩 제조 방식의 개선은 실리콘을 디지털 세계의 중심으로 확고히 자리매김하게 했습니다. 이러한 발전 덕분에 일상적인 컴퓨터뿐만 아니라 스마트폰, 웹사이트를 운영하는 서버, 그리고 인터넷을 작동하게 하는 현대 데이터 센터의 일부까지 가능해졌습니다.
무어의 법칙은 기본적으로 칩에 들어가는 트랜지스터의 수가 약 2년마다 두 배로 늘어난다는 것을 말하며, ordon 무어가 1965년 유명한 예측을 한 이래 컴퓨터 기술 발전을 이끌어 왔다. 수치를 살펴보면, 1970년대 약 10마이크로미터였던 트랜지스터 크기가 2023년 현재 5나노미터 이하로 줄어들었으며, 이는 칩의 속도와 효율성을 크게 향상시켰다. 트랜지스터가 작아질수록 전력 소비를 일정하게 유지해 주었던 덴나드 스케일링(Dennard scaling)이라는 개념이 있었으나, 2004년경부터 누설 전류와 열 관리 문제로 인해 이 법칙이 무너지기 시작했다. 2024년 반도체 스케일링 보고서에 따르면, 이러한 상황으로 인해 업계는 단일 코어의 클록 속도를 높이는 대신 멀티코어 구조로 전환하였으며, 제조사들은 더 이상 클록 속도를 높이기보다는 병렬 처리에 초점을 맞추고 있다.
5nm 이하의 크기로 들어가게 되면 양자 터널링 현상과 귀찮은 부수적 캐패시턴스(parasitic capacitances)로 인해 상황이 매우 까다로워진다. 전자들이 더 이상 예측한 대로 행동하지 않으며, 터널링 효과를 통해 게이트 장벽을 뚫고 지나가는 경향이 있다. 이로 인해 칩의 전체 소비전력의 약 30%를 차지하는 다양한 누설 전류(leakage currents)가 발생하게 되는데, 이는 작년 폰먼(Ponemon) 연구에서 밝힌 바 있다. 또한 임계 전압(threshold voltage)의 안정성에 영향을 주는 단채널 효과(short channel effects)를 고려하면 상황은 더욱 악화된다. IEEE가 2022년에 발표한 연구에 따르면, 이러한 미세 공정 노드에서 특성 변동이 약 15% 증가한다. 이러한 문제들이 서로 겹쳐지면서 전력 밀도 관리를 극도로 어렵게 만들고 있다. 그 결과, 제조업체들은 최첨단 칩 생산 시 전체 제조 비용의 일반적으로 20%에서 40%까지 증가시키는 정교한 냉각 시스템에 막대한 투자를 해야만 했다.
트랜지스터 수는 계속 증가하고 있지만, 전통적인 스케일링 방식은 전문가들 사이에서 더 이상 큰 주목을 받지 못하고 있다. 작년 IEEE 설문조사에 따르면 반도체 엔지니어의 약 3분의 2가 무어의 법칙이 실질적으로 한계에 도달했다고 생각한다. 오는 몇 년 내에 1nm 이하의 실용적인 실리콘 칩을 볼 수 있을 것이라고 예상하는 사람은 약 10% 정도에 불과하다. 대부분의 기업들은 모든 것을 하나의 칩으로 축소하기보다는 3D 칩 적층 기술과 다양한 구성 요소의 통합에 초점을 옮기고 있다. 최근 동향을 살펴보면, 기술 업계는 트랜지스터의 크기가 얼마나 작은지보다 전체 시스템이 얼마나 잘 협업하는지에 더 관심을 두고 있는 것으로 보인다. 이는 반도체 개발에서 진정한 발전이란 무엇인지를 판단하는 관점에서 상당한 변화를 의미한다.
평면형 트랜지스터에서 벗어나 세로로 선 작은 실리콘 핀 주위에 게이트를 전면 감싸는 3D 핀펫(FinFET) 구조로 전환한 것은 전류 제어 능력을 크게 향상시키는 결정적인 전환점이 되었다. 이 방식은 누설 전류를 줄여주고 22나노미터 이하로 소형화하는 것을 가능하게 한다. 이후 등장한 나노시트 트랜지스터는 이러한 개념을 한층 더 발전시켜, 전달해야 하는 전압 조건에 따라 전도 채널의 폭을 조정할 수 있도록 하였다. 업계의 결과를 살펴보면, 이러한 3차원 구조는 3나노미터 이하의 미세 공정에서도 여전히 효과적으로 작동하는 반면, 기존의 평면형 설계는 약 28나노미터 수준에서 누설 전류와 낭비되는 전력 문제로 인해 더 이상 축소가 불가능했던 것과 대조된다.
게이트 올 어라운드(GAA) 트랜지스터 설계는 핀펫(FinFET) 기술을 한 단계 발전시켜 채널을 모든 방향에서 게이트 재료로 완전히 감싸는 구조를 갖습니다. 이와 같은 전면적인 커버리지는 전기적 특성에 대한 제어력을 훨씬 더 향상시키며, 불필요한 누설 전류를 약 40% 정도 줄여줍니다. 또한 이러한 소자는 상태 전환이 더 빠르며 2nm 이하로 축소해도 잘 작동합니다. 한편, 상보형 FET(CFET) 구조는 n형과 p형 트랜지스터를 수직으로 위아래로 적층함으로써 성능을 더욱 향상시킵니다. 이와 같은 독창적인 배열은 칩 표면적을 추가로 확장하지 않으면서도 동일한 공간 내에 배치할 수 있는 논리 소자의 수를 두 배로 늘릴 수 있게 해줍니다. GAA와 CFET 모두 반도체 소자의 미세화가 원자 수준까지 진행됨에 따라 제조업체들이 직면하는 정전기적 효과 관리 및 배치 최적화라는 중요한 문제들을 해결하는 데 기여합니다.
주요 반도체 파운드리 업체들은 하위 2nm 제조 공정에 점점 더 가까워지고 있지만, 현재 전망에 따르면 게이트 올 어라운드(GAA) 트랜지스터가 대량 생산에 투입되는 시기는 약 2025년경이 될 것으로 보입니다. 대부분의 산업 로드맵은 칩에 더 많은 트랜지스터를 밀어넣는 것보다는, 성능을 높이면서도 전력 소모를 줄이는 데 초점을 맞추고 있습니다. 일부 시범 시설에서는 정교한 모노리식 3D 구조를 만들기 위한 하이브리드 본딩 기술의 실험을 시작했으며, 이는 기업들이 전체 시스템의 통합적 작동 방식에 대해 보다 포괄적인 사고를 하고 있음을 보여줍니다. 이러한 기술들의 느린 도입 속도는 최첨단 리소그래피 장비와 고급 증착 시스템에 막대한 자금이 계속 투자되고 있는 이유를 설명해 줍니다. 이러한 고비용 업그레이드 없이는 전 산업이 매우 빠르게 정체될 수밖에 없습니다.
단일형 3D 통합 기술을 통해 제조업체는 순차적 제조 기법을 사용하여 하나의 기판 위에 여러 개의 활성층을 생성할 수 있습니다. 이 기술이 스택형 CMOS 기술과 결합되면, 메모리 구성 요소 바로 옆에 논리 회로를 통합하는 것이 가능해집니다. 현재는 SRAM을 컴퓨팅 코어 바로 아래에 배치하는 사례도 나타나고 있습니다. 그러나 여전히 층 간 열 문제와 한 층에서 다른 층으로 신호를 전달하는 데 어려움이 존재합니다. 하지만 저온 제조 공정의 최근 개선과 실리콘 웨이퍼를 직통으로 연결하는 미세한 구조인 실리콘 관입 비아(TSV) 기술의 향상 덕분에, 2026년경에는 AI 가속기 및 엣지 컴퓨팅 장치에 실제 제품이 도입될 것으로 보입니다. 일부 전문가들은 이러한 공간 확장 기술이 다음 벽에 부딪히기 전까지 무어의 법칙을 약 10년 정도 더 유지시켜 줄 수 있을 것으로 생각하고 있습니다.
이차원 전이금속 디칼코겐화물(Transition Metal Dichalcogenides, TMDs)에는 이황화몰리브덴(MoS2)과 이셀레늄화텅스텐(WSe2) 같은 물질들이 포함된다. 이러한 물질들은 원자 수준에서 매우 얇으며 전자가 비교적 빠르게 통과할 수 있게 해준다. 아주 미세한 반도체 소자를 살펴보면, 이러한 TMD들은 단지 0.7볼트의 전압에서 켜짐/꺼짐 전류 비율이 10의 8제곱을 초과하는 성능을 보인다. 이는 2023년 IMEC의 최근 연구에 따르면 실리콘 소자가 낼 수 있는 성능보다 약 74퍼센트 우수한 수치이다. 이러한 물질들이 층상으로 쌓이는 방식은 소자의 크기가 약 5나노미터 수준으로 작아졌을 때 발생하는 곤란한 단채널 효과(short channel effects)를 제어하는 데 도움이 된다. 이러한 특성 덕분에 많은 연구자들은 향후 몇 년 동안 차세대 컴퓨터 칩 및 기타 논리 소자에서 TMD가 중요한 구성 요소가 될 수 있다고 믿고 있다.
TMD의 잠재력에도 불구하고, 웨이퍼 규모의 증착 과정에서 결함 밀도로 인해 광범위한 채택이 저해되고 있다. 선택적 에피택시(epitaxy) 기술은 트랩 상태를 63% 줄였지만, 대량 생산을 위해서는 여전히 3% 미만의 결함 밀도가 필요하다. 이 수준은 현재까지 실험실 환경에서만 달성된 바 있다(2024 반도체 로드맵).
탄소 나노튜브로 만든 트랜지스터는 길이가 약 15나노미터일 때 전자를 산란 없이 직선으로 이동시킬 수 있다. 이로 인해 기존의 실리콘 핀펫(FinFET) 기술보다 거의 세 배 빠른 스위칭 속도를 구현할 수 있다. 하지만 문제점이 있다. 연구자들은 여전히 전기적 특성을 결정하는 카이랄리티(chirality)를 제어하고 일관된 도핑 결과를 얻는 데 어려움을 겪고 있으며, 이로 인해 신뢰성 있는 소자를 일관되게 생산하는 것이 어렵다. 그래핀은 또 다른 흥미로운 사례이다. 그래핀은 뛰어난 전도성을 지니고 있지만 자연적인 밴드갭이 없어 표준 디지털 회로에는 부적합하다. 그러나 그래핀과 육각형 붕소 나이트라이드 층을 조합하는 방식에 대한 유망한 연구들이 진행 중이다. 이러한 하이브리드 구조는 고유한 특성이 효과적으로 활용될 수 있는 특정 응용 분야에서 틈새 시장을 찾을 수 있을 것이다.
2D 소재를 정규 제조 공정에 도입하려는 노력은 HZO와 같은 고유전율 절연체와 잘 작동하는 원자층 증착(ALD) 기법을 중심으로 전개되어 왔다. 2024년 산업계 그룹의 최신 자료에 따르면 대부분의 반도체 제조 시설에서 이미 이러한 소재용 장비를 테스트하고 있는 것으로 나타났다. 현재 약 10개 중 8개의 생산 라인이 2D 소재 가공을 위한 어떤 형태의 장비 세팅을 갖추고 있다. 그러나 여전히 생산 후반 공정에서는 새로운 금속 연결부를 만들어야 하는 문제에 직면해 있다. 문제는 많은 공정들이 구성 요소를 손상시키지 않기 위해 400도 섭씨를 초과할 수 없기 때문에 발생하는 열 민감성이다. 이 온도 제한으로 인해 엔지니어들은 성능 저하 없이 이러한 첨단 소재들을 적절히 연결하기 위한 창의적인 해결책을 찾아야 한다.
2030년까지 IoT 장치의 수는 약 290억 대에 이를 것으로 예상되며, 이는 효율적인 작동을 위해 트랜지스터가 대기 모드에서 1마이크로암페어 미만의 전력을 소비해야 함을 의미합니다. 최근 연구에 따르면, 최근 자주 언급되는 서브스레숄드 회로와 터널링 효과 트랜지스터(TFET)를 활용하면 표준 MOSFET 기술 대비 누설 전류를 거의 60퍼센트까지 줄일 수 있습니다. 이것이 실제 응용 분야에서는 어떤 의미일까요? 환경 모니터링 시스템이나 일부 체내 삽입형 의료 기기들이 단일 충전으로 수년간 작동하면서도 제 역할을 수행하는 데 충분한 처리 성능을 유지할 수 있게 된다는 것을 의미합니다. 반도체 업계는 이러한 혁신을 적극적으로 추진하고 있는데, 이는 오래가는 배터리가 다양한 분야에서 점점 더 중요해지고 있다는 점을 잘 알고 있기 때문입니다.
최신 실리콘 카바이드(SiC) 및 갈륨 나이트라이드(GaN) 트랜지스터는 태양광 인버터에 사용될 때 약 99.3%의 효율을 달성하고 있으며, 이로 인해 전 세계적으로 매년 약 210만 톤의 CO2 배출량 감축에 기여하고 있습니다. 에너지 인프라 보고서의 최근 연구들은 이러한 고급 스위칭 소자가 2020년도 수치와 비교했을 때 스마트그리드 응용 분야에서 전력 손실을 약 40% 줄였음을 지적하고 있습니다. 제조업체들은 현재 웨이퍼 레벨 패키징 기술로 전환하고 있기도 합니다. 이 방법은 귀찮은 저항성 손실을 줄일 뿐 아니라 대규모 생산 시설 개조 없이도 기존의 300mm 제조 장비와 원활하게 호환됩니다.
강유전체 FET(FeFET)을 사용하는 뉴로모픽 칩은 GPU 대비 1,000배 더 높은 시냅스 연산당 에너지 효율을 달성하여 네트워크 엣지에서의 효율적인 AI 적용을 가능하게 한다. 유연한 유기 박막 트랜지스터는 이제 이동도 20 cm²/V·s에 도달하며 500회 이상 굽힘 사이클을 견딜 수 있어 내구성 있고 세탁이 가능한 헬스 모니터를 지원한다.
현대의 트랜지스터 설계는 응용 분야의 요구에 따라 ON 전류(ION), 스위칭 속도, 비용 및 내구성 간의 균형을 맞춘다. 자동차 등급 트랜지스터는 175°C에서도 신뢰성 있게 작동하며, 의료용 제품은 15년 수명 동안 0.1% 고장률 기준을 충족해야 한다. 이러한 응용 특화 접근 방식을 통해 기술적 발전이 현실 세계의 신뢰성과 가치로 이어지도록 보장한다.
벨 연구소가 1947년에 이루어낸 주요 돌파구는 무엇이었는가?
1947년, 벨 연구소의 과학자들이 점 접촉 트랜지스터를 발명했습니다. 이를 통해 이전에 사용되던 진공관에 비해 전자 기기를 훨씬 작고 효율적으로 만들 수 있게 되었습니다.
왜 실리콘이 게르마늄보다 트랜지스터에서 선호되는 재료가 되었나요?
실리콘은 1960년대 중반부터 더 높은 온도를 견딜 수 있고, 누설 전류가 적으며 산화물 절연체와 더 잘 작동하기 때문에 게르마늄을 대체하여 선호되는 반도체 재료가 되었습니다.
무어의 법칙이란 무엇이며, 왜 중요한가요?
무어의 법칙은 칩에 있는 트랜지스터의 수가 약 2년마다 두 배로 증가할 것이라고 예측하며, 이는 컴퓨팅 성능과 효율성의 발전을 주도합니다.
핀펫(FinFET)과 GAA 기술이란 무엇인가요?
핀펫(FinFET)과 게이트-올-어라운드(GAA)는 전기적 제어 성능을 향상시키고 누설 전류를 줄여주는 고급 트랜지스터 구조로, 더 작은 칩 크기에 적합합니다.
2D 소재란 무엇이며, 트랜지스터 기술에서 어떤 역할을 하나요?
tMD와 같은 2D 물질은 전자의 이동을 더 잘 허용하는 얇은 원자층을 포함하고 있어 향후 반도체에서 기존 실리콘 층 대비 잠재적인 효율성 향상을 제공한다.
트랜지스터 혁신이 에너지 효율성에 어떻게 기여하나요?
초저전력 설계 및 에너지 효율적인 소재를 포함한 트랜지스터 혁신은 사물인터넷(IoT) 장치, 태양광 기술 및 스마트 그리드의 전력 소비를 크게 줄인다.
EN