EN
Pautan Pantas
Mendapatkan cip IC khusus yang betul bermula dengan memahami sepenuhnya apa yang perlu dibina. Pasukan kejuruteraan bekerjasama rapat dengan pembangun produk untuk menentukan perkara seperti sasaran penggunaan kuasa, yang biasanya perlu kekal di bawah 1 watt bagi kebanyakan aplikasi IoT. Mereka juga menetapkan batasan mengenai peresapan haba dan keperluan prestasi yang khusus kepada setiap aplikasi. Sebagai contoh, sistem kenderaan sering memerlukan masa pemprosesan isyarat di bawah 10 nanosaat. Satu kajian terkini terhadap trend pembangunan ASIC pada tahun 2023 menunjukkan sesuatu yang menarik: apabila jurutera mempunyai spesifikasi yang jelas dan terperinci dari awal, kira-kira empat daripada lima projek berjaya melepasi fasa ujian awal mereka. Namun, jika langkah ini dilewatkan? Maka kadar kejayaan merosot ketara kepada hanya lebih kurang satu pertiga pada percubaan pertama sahaja.
Pasukan kejuruteraan kerap menggunakan pendekatan reka bentuk modular apabila menggabungkan teras pemprosesan seperti RISC-V atau ARM, bersama dengan sistem memori dan sambungan input/output yang sepadan dengan keperluan produk akhir. Untuk cip yang digunakan dalam automasi industri, terdapat beberapa pertimbangan penting. Keselamatan adalah perkara utama, oleh itu pereka membina litar sandaran yang memenuhi piawaian ISO 13849. Keupayaan pemprosesan isyarat masa nyata merupakan ciri lain yang mesti ada. Dan komponen-komponen ini perlu berfungsi secara boleh dipercayai walaupun dalam keadaan ekstrem, dapat berfungsi dengan baik dari suhu serendah minus 40 darjah Celsius hingga setinggi plus 125 darjah Celsius tanpa mengalami kegagalan.
Setelah arsitektur disahkan, jurutera akan meneruskan kepada pengekodan HDL, menjalankan simulasi, dan mengoptimumkan susunan fizikal menggunakan pelbagai alat termasuk Cadence Innovus. Melakukan semakan gangguan elektromagnetik (EMI) dan analisis haba pada peringkat awal proses melalui beberapa iterasi prototaip boleh mengurangkan percetakan semula yang mahal pada kemudian hari. Kebanyakan loji pembuatan mengambil masa kira-kira 12 hingga 18 minggu untuk menyerahkan cip silikon pertama, justeru pengesahan menyeluruh sebelum tapeout adalah sangat penting bagi mengawal jadual projek dan belanjawan.
Menurut Laporan Sistem Terbenam terkini dari tahun 2024, teknik seperti penskalaan voltan adaptif yang digabungkan dengan penutupan jam boleh mengurangkan penggunaan arus masa lapang dalam nod sensor IoT sebanyak kira-kira 70 peratus. Pereka pintar kini melaksanakan pelbagai domain kuasa untuk memisahkan komponen pengkomputeran frekuensi tinggi daripada bahagian yang perlu kekal aktif sepanjang masa. Pendekatan ini sangat membantu memperpanjang jangka hayat bateri dalam peranti seperti teknologi siaran perubatan dan peralatan pemantauan alam sekitar di mana operasi jangka panjang adalah kritikal. Apabila merujuk kepada pemancar Bluetooth Rendah Tenaga secara khusus, penyesuaian ambang secara dinamik dalam rekabentuk PMIC menjadikan tempoh operasinya lebih panjang kira-kira 22% sambil mengekalkan jarak jangkauan isyarat yang baik. Industri secara beransur-ansur telah menerima kaedah-kaedah ini apabila pengeluar mencari cara untuk mengoptimumkan prestasi tanpa mengorbankan kebolehpercayaan.
Apabila mereka bentuk pakej dan litar berkaitannya secara bersama, kualiti isyarat sebenarnya menjadi lebih baik kerana kita boleh mengambil kira parasitik pakej yang mengganggu bersama dengan rangkaian penamat di dalam cip. Sesetengah reka bentuk litar bersepadu tersuai yang menggabungkan penampan input/output yang dipadankan rintangan telah terbukti dapat mengurangkan gangguan elektromagnet secara ketara. Satu tolok ukur industri terkini dari tahun 2023 mendapati reka bentuk khusus ini mengurangkan EMI sebanyak kira-kira 41% berbanding alternatif piawaian sedia ada. Untuk aplikasi kawalan motor khusus litar Bersepadu , pengurusan haba juga menjadi sangat penting. Perancangan haba yang baik membantu mencegah pembentukan tompok-tompok panas yang mengganggu. Dan jangan lupa tentang kapasitor penyahikatan kecil tersebut kapasitor sama ada ia perlu diletakkan pada kedudukan yang tepat mengikut peraturan reka bentuk supaya bekalan kuasa kekal stabil walaupun beban berubah secara tiba-tiba.
Para penyelidik telah membangunkan sistem pemantauan glukosa berterusan yang boleh bertahan sehingga 18 bulan dengan sekali casan berkat beberapa pilihan reka bentuk yang bijak. Pertama, mereka melaksanakan teknik operasi bawah ambang pada litar bahagian hadapan analog yang secara mendalam mengurangkan penggunaan kuasa. Kedua, mereka menggunakan pensampelan ADC berselang masa yang berfungsi selaras dengan ledakan frekuensi radio semasa penghantaran data. Dan ketiga, mereka memasukkan teknologi penuaian tenaga suria pada cip yang mampu menjana sekitar 15 mikrowatt walaupun terdedah kepada keadaan pencahayaan dalaman biasa. Litar bersepadu tersuai 40 nanometer yang dihasilkan memberi keputusan yang mengagumkan juga - mencapai ketepatan ukuran hampir 99.3 peratus sambil hanya menarik 3.2 mikroampere setiap megahertz. Ini mewakili pengurangan penggunaan kuasa sebanyak kira-kira dua pertiga berbanding versi sebelumnya bagi peranti serupa.
Apabila melibatkan peranti boleh pakai dan IoT di mana ruang adalah terhad dan pengurusan haba menjadi penting, teknik susun atur lanjutan menjadi sangat kritikal. Ramai jurutera kini beralih kepada perkara seperti penindanan 3DIC bersama teknologi mikrovia kerana ia mampu mengurangkan keseluruhan tapak sambil mengekalkan isyarat yang bersih dan kuat. Kajian terkini dari tahun 2023 menunjukkan bahawa penempatan tiang tembaga secara strategik dalam reka bentuk System-in-Package memberi perbezaan yang ketara. Keputusannya? Titik panas berkurang sekitar 34% berbanding susun atur piawai. Cukup mengagumkan memandangkan bagaimana komponen semakin padat seiring kemajuan teknologi.
Teknik kritikal termasuk:
Ramalan industri menunjukkan bahawa 50% reka bentuk cip pengkomputeran berprestasi tinggi yang baharu akan mengadopsi arsitektur pelbagai-die menjelang tahun 2025, didorong oleh keperluan jalur lebar akselerator AI. Peralihan ini memberi kesan kepada elektronik pengguna, di mana pasukan reka bentuk perlu menyeimbangkan interkoneksi yang mematuhi UCIe dengan had terma dalam profil peranti sub-7mm.
Pilihan antara IP pihak ketiga dan IP milik melibatkan kompromi antara kelajuan ke pasaran dan pembezaan prestasi. IP PHY PCIe 6.0 atau DDR5 komersial mempercepat pembangunan untuk pengawal automotif, manakala akselerator rangkaian neural suai biasanya memberikan kecekapan kuasa 2–3 kali ganda lebih baik dalam aplikasi AI pinggir.
Satu tinjauan 2024 terhadap pembangun SoC mendedahkan trend berikut:
| Pendekatan Integrasi | Masa Pembangunan Purata | Fleksibiliti Pengoptimuman Kuasa |
|---|---|---|
| IP Pihak Ketiga | 7.2 bulan | 38% |
| IP Suai | 11.5 bulan | 81% |
Kajian terkini menunjukkan bahawa antara muka UCIe piawai mengurangkan risiko integrasi dalam reka bentuk berasaskan chiplet sambil mengekalkan prestasi. Dalam SoC automasi industri, penggabungan IP kawalan motor komersial dengan modul keselamatan harta intelek membolehkan pematuhan ASIL-D dalam lingkungan kuasa bawah 2W.
Alat EDA hari ini mengendalikan kira-kira 70% daripada tugas-tugas berulang yang membosankan semasa kerja simulasi dan pengesahan, yang benar-benar mempercepatkan pembangunan litar terpadu (IC) tersuai. Platform ini membolehkan jurutera menguji ketahanan kuasa apabila ditekan ke tahap ekstrem serta melaras laluan isyarat supaya berfungsi secara boleh dipercayai dalam situasi dunia sebenar. Menurut Laporan Alat EDA 2024 terkini daripada penganalisis industri, syarikat yang menggunakan sistem bersepadu ini mencatatkan penurunan sebanyak kira-kira 43% dalam ralat selepas fabrikasi disebabkan oleh pemeriksaan peraturan rekabentuk terbina dalam dan keupayaan pemodelan haba yang lebih baik. Ini masuk akal kerana mengesan masalah pada peringkat awal menjimatkan masa dan wang pada jangka panjang.
Sistem EDA lengkap boleh menelan kos perniagaan sehingga setengah juta dolar setiap tahun, walaupun kini terdapat pilihan modular yang lebih mudah diskalakan untuk perniagaan kecil yang baru bermula. Dengan lesen berasaskan token, pasukan kejuruteraan benar-benar boleh menggunakan alat sintesis canggih tersebut apabila mereka sangat memerlukannya semasa fasa penting seperti menyediakan susun atur cip atau mengendalikan kesan parasitik. Menurut beberapa penyelidikan yang diterbitkan tahun lepas, syarikat berskala sederhana melihat pulangan pelaburan mereka muncul hampir suku tahun lebih cepat apabila mereka menggabungkan perisian pengesahan percuma daripada projek sumber terbuka dengan program susun atur berbayar daripada pembekal yang telahpun mapan. Pendekatan hibrid ini kelihatan berkesan bagi ramai firma teknologi yang sedang berkembang pada masa ini.
Strategi utama untuk meminimumkan risiko dalam pembangunan ASIC termasuk:
Kaedah-kaedah ini membantu mengelakkan percetakan semula, yang boleh melambatkan masa ke pasaran sebanyak 14–22 minggu bagi setiap revisi topeng.
Pembangun baru kini mencari cara untuk mengatasi kos permulaan yang tinggi, yang dahulunya melebihi dua juta dolar, dengan menggunakan pusat reka bentuk luar dan perkhidmatan penghantaran untuk prototaip. Syarikat yang mengkhususkan diri dalam ASIC kini mengendalikan segala-galanya daripada penentuan arsitektur cip sehingga penyerahan fail GDSII akhir. Dan banyak loji pengecoran telah membuka pintu kepada pemain yang lebih kecil juga, memberikan mereka akses kepada proses pembuatan terkini pada 12nm dan 16nm tanpa perlu membuat komitmen terhadap keluaran besar terlebih dahulu. Apa yang ini maksudkan bagi perniagaan kecil ialah mereka sebenarnya boleh menggunakan masa untuk mencipta sesuatu yang unik untuk pasaran mereka, bukannya terperangkap cuba membina infrastruktur mahal dari awal.
Litar bersepadu tersuai menangani pelbagai keperluan dalam sistem pintar moden. Sebagai contoh, peranti tepi IoT, di mana reka bentuk neuromorfik boleh mengurangkan permintaan pemprosesan AI kira-kira 80 peratus tanpa mengorbankan kelajuan secara ketara, mengekalkan masa tindak balas kurang daripada sepuluh milisaat. Industri automotif juga telah membuat kemajuan besar. Sistem pada cip mereka kini memuatkan lebih daripada lima belas ciri bantuan pemandu lanjutan dalam satu cip, yang bermaksud kereta dapat mengesan objek kira-kira empat puluh peratus lebih cepat semasa fasa pengujian teknologi pemandu sendiri. Jangan lupa juga persekitaran industri. Apabila pengilang menyematkan sensor MEMS kecil ini terus ke dalam cip tersuai mereka, ia sebenarnya meningkatkan ketepatan penyelenggaraan awalan, terutamanya apabila peralatan sentiasa bergetar. Ujian dunia sebenar menunjukkan kadar ketepatan kira-kira sepertiga lebih baik dalam keadaan sukar ini.
Pengeluar menangani kejenuhan pasaran dengan menerapkan SoC yang dioptimumkan secara menegak bersama penggerak khusus untuk penyulitan, kawalan motor, dan protokol tanpa wayar. Penanda aras menunjukkan unit pendaraban matriks suai mengatasi GPU tujuan am sebanyak 5 dalam keluaran rangkaian neural di hujung AIoT.
Teras FP16 yang diperkukuh dan penskalaan voltan adaptif membolehkan sistem pencitraan perubatan mengesan tumor 30% lebih pantas tanpa mengorbankan ketepatan diagnostik. Pengawal industri masa nyata yang menggunakan IC suai mencapai masa tindak balas kurang daripada 2¼s untuk operasi penutupan kritikal keselamatan, meningkatkan kebolehpercayaan sistem dalam aplikasi kritikal misi.