EN
Links Rápidos
A eletrônica moderna realmente começou quando aqueles três pesquisadores do Bell Labs — William Shockley, John Bardeen e Walter Brattain — criaram o transistor de contato pontual em 1947. Antes disso, tudo dependia das grandes válvulas eletrônicas, que consumiam enormes quantidades de energia e tinham grande probabilidade de avariar. Os novos dispositivos semicondutores que desenvolveram eram muito menores, usavam muito menos eletricidade e permitiram que os aparelhos reduzissem drasticamente de tamanho. Alguns anos depois, em 1951, Shockley apresentou sua versão chamada transistor de junção, que funcionava melhor ao longo do tempo e tornou a fabricação desses componentes prática para uso generalizado em diversas indústrias. Isso basicamente abriu as comportas para todos os tipos de inovações eletrônicas que hoje damos como certas.
O primeiro transistores baseava-se no germânio porque funcionava bastante bem como material semicondutor. No entanto, havia um problema quando as temperaturas ultrapassavam cerca de 75 graus Celsius, o que os tornava pouco confiáveis para a maioria das aplicações industriais. As coisas mudaram por volta da metade dos anos 1960, quando o silício começou a assumir o papel de material preferido. O silício conseguia suportar temperaturas muito mais altas, tinha menor vazamento de corrente e funcionava melhor com os isolantes à base de óxido que estavam se tornando padrão na indústria. À medida que os métodos melhoraram para o crescimento de cristais e a adição de impurezas por meio de processos de dopagem, os fabricantes começaram a produzir pastilhas de silício de forma consistente. Esse desenvolvimento revelou-se extremamente importante para tornar os semicondutores menores e mais potentes ao longo do tempo.
Em 1958, Jack Kilby, da Texas Instruments, e Robert Noyce, da Fairchild Semiconductor, criaram algo bastante revolucionário: o circuito integrado. Esta pequena maravilha colocou todas aquelas peças eletrônicas separadas em um único pedaço de silício, em vez de espalhá-las por uma placa. Avançando até meados dos anos 70, vimos a integração em larga escala decolar, com dezenas de milhares de minúsculos transistores sendo empacotados em cada chip. Isso estava exatamente de acordo com o que Gordon Moore havia previsto na época sobre como a capacidade dos computadores dobraria a cada dois anos. Com o passar do tempo, melhorias em aspectos como técnicas de fotolitografia e métodos aprimorados para fabricar chips planos consolidaram ainda mais o papel do silício como rei do mundo digital. Esses avanços tornaram possível não apenas nossos computadores cotidianos, mas também dispositivos como smartphones, servidores que mantêm sites no ar e até partes dos modernos centros de dados que mantêm a internet funcionando.
A Lei de Moore basicamente afirma que o número de transistores em um chip dobra aproximadamente a cada dois anos, e isso tem orientado o progresso da computação desde que Gordon Moore fez sua famosa previsão em 1965. Analisando os números, vemos que os transistores passaram de cerca de 10 micrômetros de tamanho na década de 70 para menos de 5 nanômetros atualmente, em 2023, o que aumentou significativamente tanto a velocidade quanto a eficiência desses chips. Havia algo chamado escalonamento de Dennard, que mantinha o consumo de energia estável à medida que os transistores diminuíam de tamanho, mas isso começou a falhar por volta de 2004 devido a problemas com correntes de fuga e dificuldades na gestão térmica. De acordo com um relatório recente sobre escalonamento de semicondutores de 2024, tudo isso levou a indústria a mudar de rumo, passando a utilizar múltiplos núcleos em vez de apenas tornar núcleos individuais mais rápidos, de modo que os fabricantes estão focando mais no processamento paralelo ao invés de tentar aumentar as frequências dos clocks.
Quando chegamos a dimensões inferiores a 5 nm, as coisas começam a ficar realmente complicadas devido ao tunelamento quântico e às indesejáveis capacitâncias parasitas. Os elétrons simplesmente não se comportam mais como esperado; tendem a passar diretamente pelos barreiras da porta por meio de efeitos de tunelamento. Isso gera todos os tipos de correntes de fuga que podem consumir cerca de 30% da potência total de um chip, segundo a pesquisa de Ponemon do ano passado. E piora ainda mais ao considerar os efeitos de canal curto, que afetam a estabilidade da tensão de limiar. As variações aumentam cerca de 15% nesses nós minúsculos, conforme observado em estudos da IEEE em 2022. Todos esses problemas se acumulam e tornam o gerenciamento da densidade de potência extremamente desafiador. Como resultado, os fabricantes precisaram investir pesadamente em sistemas de refrigeração sofisticados, algo que normalmente acrescenta entre 20% e 40% aos custos totais de fabricação desses chips de última geração.
O número de transistores continua aumentando, mas os métodos tradicionais de escalonamento não são mais tão valorizados pelos especialistas. De acordo com uma pesquisa realizada pela IEEE no ano passado, cerca de dois terços dos engenheiros de semicondutores acreditam que a Lei de Moore basicamente atingiu um limite. Apenas cerca de um em cada dez espera que vejamos chips de silício práticos abaixo de 1 nm em breve. A maioria das empresas está mudando o foco para o empilhamento 3D de chips e a integração de diferentes componentes, em vez de tentar reduzir tudo em um único componente. Analisando as tendências recentes, o mundo tecnológico parece se importar menos com o quão pequenos são os transistores e mais com quão bem os sistemas inteiros funcionam em conjunto. Isso marca uma mudança bastante significativa na forma de pensar o que realmente representa progresso no desenvolvimento de semicondutores.
Sair dos transistores planares planos para aquelas estruturas 3D FinFET foi praticamente uma mudança radical para controlar melhor a eletricidade. O segredo aqui é envolver o gate ao redor dessa pequena barbatana de silício posicionada verticalmente, o que reduz vazamentos indesejados e torna possível encolher os componentes além de 22 nanômetros. Em seguida surgiram os transistores de nanolâminas, que levaram esse conceito ainda mais longe, permitindo aos engenheiros ajustar a largura dos canais condutores conforme as tensões que precisam suportar. Analisando o que a indústria descobriu, esses projetos tridimensionais continuam funcionando bem quando chegamos a tamanhos menores que 3 nm, algo que simplesmente não era viável com os designs planares antigos ao atingirmos cerca de 28 nm, pois os problemas de vazamento e consumo excessivo de energia ficaram completamente fora de controle.
O design do transistor Gate-all-around (GAA) leva a tecnologia FinFET para o próximo nível ao envolver completamente o canal com material do gate em todas as direções. Essa cobertura total oferece muito melhor controle sobre as propriedades elétricas e reduz vazamentos indesejados em cerca de 40 por cento. Além disso, esses dispositivos mudam de estado mais rapidamente e funcionam bem quando reduzidos além da marca de 2 nm. Enquanto isso, as estruturas Complementary FET (CFET) levam as coisas adiante empilhando transistores do tipo n e do tipo p verticalmente, um sobre o outro. Esse arranjo inteligente duplica a quantidade de componentes lógicos que cabem no mesmo espaço, sem necessidade de aumentar a área na superfície do chip. As abordagens GAA e CFET enfrentam alguns dos sérios problemas que os fabricantes enfrentam ao tentar gerenciar efeitos eletrostáticos e otimizar layouts à medida que as características dos semicondutores encolhem até dimensões atômicas.
As principais fábricas de semicondutores estão avançando rumo a processos de fabricação abaixo de 2 nm, embora possamos ver transistores do tipo gate-all-around (GAA) entrarem em produção em massa por volta de 2025, segundo projeções atuais. A maioria dos roteiros setoriais agora se concentra em obter melhor desempenho com menor consumo de energia, em vez de simplesmente empacotar mais transistores nos chips. Algumas instalações piloto já começaram a experimentar técnicas de ligação híbrida para criar aquelas sofisticadas estruturas monolíticas 3D, o que mostra que as empresas estão pensando de forma mais abrangente sobre como os sistemas inteiros funcionam em conjunto. A implantação lenta dessas tecnologias destaca o motivo pelo qual tanto dinheiro continua sendo investido em equipamentos de litografia de ponta e sistemas avançados de deposição. Sem essas atualizações caras, todo o setor entraria rapidamente em estagnação.
A integração monolítica 3D permite que os fabricantes criem várias camadas ativas em um único substrato usando técnicas de fabricação sequenciais. Quando combinada com a tecnologia CMOS empilhada, essa configuração possibilita integrar circuitos lógicos diretamente ao lado de componentes de memória. Já estamos vendo coisas como SRAM sendo colocada diretamente sob núcleos de processamento. Questões térmicas entre camadas e a transmissão de sinais de uma camada para outra ainda representam problemas. No entanto, melhorias recentes em métodos de fabricação de baixa temperatura, juntamente com avanços nas vias através do silício (essas pequenas conexões que atravessam diretamente as pastilhas de silício), indicam que produtos reais devem chegar ao mercado para aceleradores de IA e dispositivos de computação de borda por volta de 2026, talvez? Alguns especialistas acreditam que esse tipo de escalonamento espacial possa manter a Lei de Moore viva por cerca de mais dez anos antes de atingirmos outra barreira.
Materiais chamados dicalcogenetos de metais de transição, ou TMDs para abreviar, incluem substâncias como dissulfeto de molibdênio (MoS2) e disseleneto de tungstênio (WSe2). Esses materiais são extremamente finos em nível atômico e permitem que os elétrons se movam através deles bastante rapidamente. Ao analisar características semicondutoras muito pequenas, esses TMDs podem alcançar relações de corrente liga/desliga superiores a 10 elevado à potência de 8 quando operam com apenas 0,7 volts. Isso é cerca de 74 por cento melhor do que o que o silício pode fazer, segundo uma pesquisa recente realizada pelo IMEC em 2023. A maneira como esses materiais se empilham em camadas ajuda a controlar aqueles indesejáveis efeitos de canal curto, mesmo quando as características chegam a cerca de 5 nanômetros. Devido a essa propriedade, muitos pesquisadores acreditam que os TMDs poderão ser blocos fundamentais importantes para chips de computador de próxima geração e outros dispositivos lógicos nos próximos anos.
Apesar do seu potencial, a adoção generalizada de TMDs é dificultada pela densidade de defeitos durante a deposição em escala de wafer. A epitaxia de área seletiva reduziu os estados de armadilha em 63%, mas ainda é necessário um índice de defeitos inferior a 3% para fabricação em alto volume — um padrão alcançado até agora apenas em ambientes laboratoriais (Roadmap Semicondutor 2024).
Transistores feitos de nanotubos de carbono podem realmente mover elétrons em linha reta sem espalhamento quando têm cerca de 15 nanômetros de comprimento. Isso lhes confere velocidades de comutação quase três vezes mais rápidas em comparação com a tecnologia tradicional de silício FinFET. Mas há um problema. Os pesquisadores ainda enfrentam dificuldades em controlar a quiralidade (que determina as propriedades elétricas) e em obter resultados consistentes de dopagem, o que torna difícil produzir dispositivos confiáveis de forma consistente. O grafeno apresenta outro caso interessante. Embora tenha uma condutividade incrível, ele não possui um bandgap natural, o que o torna inadequado para circuitos digitais convencionais. No entanto, há trabalhos promissores envolvendo combinações de camadas de grafeno e nitreto de boro hexagonal. Essas estruturas híbridas podem encontrar usos especializados em aplicações específicas onde suas características únicas possam ser efetivamente aproveitadas.
O esforço para integrar materiais 2D na fabricação em larga escala tem-se centrado em métodos de deposição atômica em camadas que funcionam bem com dielétricos de alta constante dielétrica, como o HZO. Dados recentes de um grupo da indústria em 2024 mostram que a maioria das instalações de fabricação já está testando equipamentos para esses materiais. Cerca de 8 em cada 10 linhas já possuem algum tipo de configuração de ferramentas para processamento de materiais 2D. No entanto, ainda existe um problema na etapa final da produção, onde novas conexões metálicas precisam ser feitas. O problema é a sensibilidade ao calor, já que muitos processos não podem ultrapassar 400 graus Celsius sem danificar os componentes. Essa limitação de temperatura obriga os engenheiros a encontrar soluções criativas para conectar adequadamente esses materiais avançados sem comprometer o desempenho.
Espera-se que o número de dispositivos IoT atinja cerca de 29 bilhões até 2030, o que significa que os transistores precisam consumir menos de 1 microampère em modo de espera para manter as operações eficientes. Pesquisas recentes mostraram que circuitos subliminares, juntamente com os transistores de efeito campo túnel que têm sido amplamente discutidos ultimamente, podem reduzir correntes de fuga em quase 60 por cento em comparação com a tecnologia MOSFET convencional. O que isso significa na prática? Bem, permite que sistemas de monitoramento ambiental e até alguns dispositivos médicos implantáveis funcionem por anos com uma única carga, mantendo ao mesmo tempo potência de processamento suficiente para desempenhar adequadamente suas funções. A indústria de semicondutores está impulsionando fortemente essas inovações, pois entende o quão crítico está se tornando o uso de baterias de longa duração em diversos campos.
Os mais recentes transistores de carbeto de silício (SiC) e nitreto de gálio (GaN) estão alcançando cerca de 99,3% de eficiência quando utilizados em inversores solares, o que ajuda a reduzir aproximadamente 2,1 milhões de toneladas de emissões de CO2 por ano globalmente. Estudos recentes de relatórios sobre infraestrutura energética indicam que esses componentes avançados de comutação reduziram as perdas de energia em cerca de 40% em aplicações de redes inteligentes desde os valores registrados em 2020. Os fabricantes estão agora recorrendo também a técnicas de encapsulamento em nível de wafer. Essa abordagem não apenas reduz as indesejadas perdas resistivas, como também se integra bem aos equipamentos atuais de fabricação de 300 mm sem exigir grandes reformulações nas instalações de produção.
Chips neuromórficos que utilizam transistores de efeito de campo ferroelétricos (FeFETs) alcançam eficiência energética 1.000 vezes superior por operação sináptica em comparação com GPUs — permitindo a implantação eficiente de IA na borda da rede. Transistores orgânicos de filme fino flexíveis já atingem mobilidades de 20 cm²/V·s e suportam 500 ciclos de dobragem, possibilitando monitores de saúde duráveis e laváveis.
O design moderno de transistores equilibra corrente de ligação (ION), velocidade de comutação, custo e durabilidade com base nas necessidades da aplicação. Transistores automotivos operam de forma confiável a 175 °C, enquanto as variantes biomédicas atendem requisitos rigorosos de taxa de falha de 0,1% ao longo de vidas úteis de 15 anos. Essa abordagem específica por aplicação garante que os avanços tecnológicos se traduzam em confiabilidade e valor no mundo real.
Qual foi a grande descoberta feita pelos Laboratórios Bell em 1947?
Em 1947, cientistas dos Laboratórios Bell inventaram o transistor de contato pontual. Isso permitiu que os dispositivos eletrônicos se tornassem muito menores e mais eficientes em comparação com as válvulas usadas anteriormente.
Por que o silício se tornou o material preferido em vez do germânio nos transistores?
O silício substituiu o germânio como material semicondutor preferido no meio da década de 1960 porque suporta temperaturas mais altas, apresenta menor vazamento e funciona melhor com isolantes à base de óxido.
O que é a Lei de Moore e por que ela é significativa?
A Lei de Moore prevê que o número de transistores em um chip dobrará aproximadamente a cada dois anos, impulsionando avanços na potência computacional e na eficiência.
O que são as tecnologias FinFET e GAA?
FinFET e Gate-All-Around (GAA) são arquiteturas avançadas de transistores que oferecem melhor controle elétrico e menor vazamento, tornando-as adequadas para tamanhos de chip menores.
O que são materiais 2D e qual o seu papel na tecnologia de transistores?
materiais 2D, como os TMDs, contêm camadas atômicas finas que permitem um melhor movimento de elétrons, oferecendo benefícios potenciais de eficiência em comparação com camadas tradicionais de silício para semicondutores futuros.
Como a inovação em transistores contribui para a eficiência energética?
A inovação em transistores, incluindo designs de ultra-baixo consumo e materiais energeticamente eficientes, reduz significativamente o consumo de energia em dispositivos IoT, tecnologia solar e redes inteligentes.