EN
Rýchle odkazy
Správne navrhnutie vlastných integrovaných obvodov začína hlbokým porozumením toho, čo treba postaviť. Inžiniersky tím úzko spolupracuje s vývojármi produktov, aby určil parametre, ako sú ciele spotreby energie, ktoré zvyčajne musia zostať pod 1 wattom pre väčšinu IoT aplikácií. Okrem toho sa stanovujú limity týkajúce sa odvodu tepla a výkonnostné požiadavky špecifické pre jednotlivé aplikácie. Napríklad automobilové systémy často vyžadujú spracovanie signálu kratšie než 10 nanosekúnd. Nedávny pohľad na trendy vo vývoji ASIC z roku 2023 odhalil niečo zaujímavé: ak majú inžinieri na začiatku jasné a podrobné špecifikácie, približne štyri z piatich projektov úspešne prejde počiatočnou fázou testovania. Ak tento krok preskočíte, úspešnosť prudko klesá na približne jednu tretinu pri prvej pokuse.
Inžinierske tímy často používajú modulárne prístupy k návrhu pri zostavovaní spracovateľských jadier, ako sú RISC-V alebo ARM, spolu so systémami pamäte a vstupno-výstupnými spojeniami, ktoré zodpovedajú požiadavkám konečného produktu. Pri čipoch používaných v priemyselnej automatizácii je potrebné zvážiť niekoľko dôležitých aspektov. Bezpečnosť je najvyššou prioritou, preto návrhári zaraďujú záložné obvody vyhovujúce norme ISO 13849. Ďalšou nevyhnutnou funkciou je schopnosť spracovania signálov v reálnom čase. Tieto komponenty musia spoľahlivo fungovať aj za extrémnych podmienok, a to od mínus 40 stupňov Celzia až po plus 125 stupňov Celzia, bez porúch.
Keď je architektúra raz overená, inžinieri prejdú k programovaniu v HDL, spustia simulácie a optimalizujú fyzické usporiadanie pomocou rôznych nástrojov vrátane Cadence Innovus. Včasné vykonanie kontrol elektromagnetickej interferencie (EMI) a tepelnej analýzy prostredníctvom viacerých iterácií prototypov môže znížiť náklady na opakované výroby čipov neskôr. Väčšina polovodičových závodov potrebuje približne 12 až 18 týždňov na dodanie prvého kremíkového čipu, preto je dôkladné overenie pred odovzdaním na výrobu tak kritické pre dodržanie časových plánov projektu a kontrolu rozpočtu.
Podľa najnovšej správy o Embedded Systems z roku 2024 techniky ako adaptívne škálovanie napätia v kombinácii so zatváraním hodinového signálu môžu znížiť spotrebu prúdu v nečinnosti v uzloch IoT senzorov približne o 70 percent. Chytrí návrhári teraz implementujú viaceré napájacie domény, aby oddelili tie vysokofrekvenčné výpočtové komponenty od častí, ktoré musia zostať aktívne neustále. Tento prístup výrazne predlžuje životnosť batérie v zariadeniach, ako sú nositeľné technológie pre medicínske účely a vybavenie na monitorovanie prostredia, kde je kritická dlhodobá prevádzka. Pokiaľ ide konkrétne o vysielače Bluetooth Low Energy, dynamické nastavovanie prahových hodnôt vo vnútri konštrukcie PMIC umožňuje predĺžiť ich prevádzkový čas približne o 22 %, pri zachovaní dobrého dosahu signálu. Priemysel postupne tieto metódy prijíma, keďže výrobcovia hľadajú spôsoby, ako optimalizovať výkon bez obeti požiadaviek na spoľahlivosť.
Pri návrhu balíčkov a ich pridružených obvodov spoločne sa kvalita signálu v skutočnosti zlepšuje, pretože môžeme zohľadniť tie neprijemné parazitné vlastnosti balíčkov spolu so sieťami ukončenia na čipe. U niektorých vlastných návrhov integrovaných obvodov, ktoré zahŕňajú impedančne prispôsobené vstupné/výstupné buffery, bolo preukázané výrazné zníženie elektromagnetického rušenia. Podľa nedávneho priemyselného benchmarku z roku 2023 tieto špecializované návrhy znížili EMI približne o 41 % v porovnaní so štandardnými bežne dostupnými alternatívami. Pre aplikácie riadenia motorov určené integrované obvody , je tiež veľmi dôležité riadenie tepla. Správne plánovanie chladenia pomáha zabrániť vzniku tých otravných horúcich miest. A nesmieme zabudnúť ani na tie malé oddeľovacie kondenzátory buď musia byť umiestnené presne podľa návrhových pravidiel, aby napájanie zostalo stabilné aj pri náhlych zmenách zaťaženia.
Výskumníci vyvinuli systém na nepretržité monitorovanie hladiny glukózy, ktorý môže pracovať až 18 mesiacov na jedno nabitie vďaka niekoľkým šikovným konštrukčným riešeniam. Po prvé, implementovali techniky prevádzky pod prahom v analógových obvodoch predzesilňovača, čo výrazne znížilo spotrebu energie. Po druhé, použili časovo striedavé vzorkovanie ADC, ktoré je synchronizované s rádiovými frekvenčnými impulzmi počas prenosu dát. A po tretie, začlenili technológiu zberu solárnej energie priamo na čipe, ktorá dokáže generovať približne 15 mikrowattov aj pri bežnom osvetlení interiéru. Výsledný 40-nanometerový vlastný integrovaný obvod dosahuje tiež pôsobivé výsledky – dosahuje takmer 99,3 percentnej presnosti merania pri spotrebe len 3,2 mikroampéra na megahertz. To predstavuje približne dvojtretinové zníženie spotreby energie v porovnaní s predchádzajúcimi verziami podobných zariadení.
Keď ide o nositeľné zariadenia a IoT zariadenia, kde je priestor na prémii a dôležitá je správa tepla, pokročilé techniky usporiadania sa stávajú absolútne kritickými. Mnohí inžinieri sa dnes uchýlia k rôznym riešeniam, ako je napríklad 3DIC stacking spolu s technológiou mikrovií, pretože umožňujú zmenšiť celkovú plochu zabranú obvodom a zároveň zachovať čisté a silné signály. Niektoré nedávne štúdie z roku 2023 skúmali, aký vplyv má strategické umiestnenie mediakových pilierov vo výkonových balení System-in-Package. Výsledky? Horúce miesta sa znížili približne o 34 % v porovnaní so štandardnými usporiadaniami. Pomerne pôsobivé, keď zohľadníme, akým spôsobom sa komponenty s pokrokom technológie stále viac zhustia.
Kritické techniky zahŕňajú:
Odhady odvetvia naznačujú, že do roku 2025 bude 50 % nových návrhov výkonných výpočtových čipov využívať architektúry s viacerými čipmi, čo je spôsobené požiadavkami na šírku pásma akcelerátorov umelej inteligencie. Tento posun ovplyvňuje spotrebnú elektroniku, kde tímy zodpovedné za návrh musia vyvážiť interkonekcie kompatibilné s UCIe a tepelné obmedzenia v zariadeniach s hrúbkou pod 7 mm.
Voľba medzi IP od tretích strán a proprietárnymi IP zahŕňa kompromisy medzi rýchlosťou uvedenia na trh a rozdielmi výkonu. Komerčné IP PHY pre PCIe 6.0 alebo DDR5 urýchľujú vývoj automobilových kontrolérov, zatiaľ čo vlastné akcelerátory neurónových sietí často ponúkajú 2–3-krát lepšiu energetickú efektívnosť v aplikáciách edge AI.
Prieskum SoC vývojárov z roku 2024 odhalil nasledujúce trendy:
| Prístup k integrácii | Priemerná doba vývoja | Flexibilita optimalizácie spotreby energie |
|---|---|---|
| IP od tretích strán | 7,2 mesiaca | 38% |
| Vlastné IP | 11,5 mesiaca | 81% |
Najnovšie štúdie ukazujú, že štandardizované rozhrania UCIe znižujú riziká integrácie v dizajnoch založených na čipletoch a zároveň udržujú výkon. V SoC pre priemyselnú automatizáciu kombinovanie komerčných IP pre riadenie motorov s vlastnými bezpečnostnými modulmi umožňuje dodržanie požiadaviek ASIL-D vo výkonnostných limitech pod 2 W.
Súčasné nástroje EDA zvládajú približne 70 % týchto nudných opakujúcich sa úloh počas simulácie a overovania, čo výrazne urýchľuje vývoj špeciálnych integrovaných obvodov. Platformy umožňujú inžinierom testovať, ako sa udrží výkon pri extrémnych zaťaženiach, a jemne doladiť signálne cesty, aby spoľahlivo fungovali v reálnych podmienkach. Podľa najnovšej správy o nástrojoch EDA za rok 2024 od odborných analytikov odvetvia spoločnosti, ktoré používajú tieto integrované systémy, zaznamenali približne 43-percentný pokles chýb po výrobe vďaka zabudovanému kontrole návrhových pravidiel a lepším možnostiam termálneho modelovania. To dáva zmysel, pretože včasné odhalenie problémov ušetrí všetkým čas a peniaze v budúcnosti.
Komplexné EDA systémy môžu každoročne stáť firmy vyše pol milióna dolárov, hoci dnes existujú modulárne možnosti, ktoré lepšie zvládnu škálovanie pre menšie podniky, ktoré začínajú. S licencovaním založeným na tokenech môžu inžinierske tímy tieto pokročilé syntetizačné nástroje skutočne využiť v prípade potreby počas dôležitých fáz, ako je nastavovanie rozmiestnenia čipu alebo riešenie parazitných efektov. Podľa niektorých výskumov publikovaných minulý rok firmy strednej veľkosti dosiahli návratnosť investícií takmer o štvrtinu rýchlejšie, keď kombinovali bezplatné overovacie softvéry z open-source projektov s platenými programami na rozmiestnenie od uznávaných dodávateľov. Tento hybridný prístup momentálne úspešne funguje pre mnohé rastúce technologické spoločnosti.
Kľúčové stratégie minimalizácie rizika pri vývoji ASIC zahŕňajú:
Tieto metódy pomáhajú vyhnúť sa opakovaným výrobným kolám, ktoré môžu oneskoriť uvedenie na trh o 14–22 týždňov na každú revíziu masky.
Noví vývojári nachádzajú spôsoby, ako obísť vysoké náklady na štart, ktoré kedysi presahovali dva milióny dolárov, a to využívaním externých dizajnových centier a služieb pre dopravu prototypov. Spoločnosti špecializujúce sa na aplikačne špecifické integrované obvody (ASIC) teraz zvládajú všetko – od navrhnutia architektúry čipu až po odovzdanie finálnych súborov GDSII. Mnohé polovodičové fabriky tiež otvorili svoje dvere menším hráčom a umožňujú im prístup k pokročilým výrobným procesom na úrovni 12 nm a 16 nm bez nutnosti najskôr zabezpečiť rozsiahle výrobné série. Pre malé podniky to znamená, že môžu skutočne venovať čas vytváraniu niečoho jedinečného pre svoj trh, namiesto toho, aby sa zasekli pri pokuse o postavenie drahého infraštandardu od základov.
Vlastné integrované obvody riešia najrôznejšie potreby v moderných chytrých systémoch. Vezmite si napríklad IoT zariadenia na okraji siete, kde neuromorfné návrhy dokážu znížiť nároky na spracovanie umelého inteligencie približne o 80 percent, a pritom veľmi málo obetujú na rýchlosti, pričom udržujú dobu odozvy pod desiatimi milisekundami. Automobilový priemysel tiež dosiahol veľký pokrok. Ich systémy na čipoch teraz obsahujú viac ako pätnásť pokročilých funkcií asistenčných systémov vodiča na jednom čipe, čo znamená, že autá detekujú objekty približne o 40 percent rýchlejšie počas testovacích fáz technológií pre samojazdné vozidlá. Nezabudnite ani na priemyselné prostredia. Keď výrobcovia zabudujú tieto malé MEMS snímače priamo do svojich vlastných čipov, skutočne zvyšujú presnosť prediktívnej údržby, najmä vtedy, keď sa zariadenia neustále chvejú. Reálne testy ukazujú približne o tretinu lepšiu presnosť v týchto náročných podmienkach.
Výrobcovia bojujú proti nasýteniu trhu nasadením vertikálne optimalizovaných SoC s proprietárnymi akcelerátormi pre šifrovanie, riadenie motorov a bezdrôtové protokoly. Testy ukazujú, že vlastné jednotky maticovej multiplikácie dosahujú päťnásobný výkon oproti univerzálnym GPU pri priepustnosti neurónových sietí na koncových zariadeniach AIoT.
Odolné jadrá FP16 a adaptívne škálovanie napätia umožňujú systémom medicínskeho zobrazenia detekovať nádory o 30 % rýchlejšie, aniž by došlo k strate diagnostického presnosti. Priemyselné regulátory v reálnom čase s využitím vlastných integrovaných obvodov dosahujú dobu odozvy pod 2¼ s pre bezpečnostne kritické vypínacie operácie, čím sa zvyšuje spoľahlivosť systémov v kritických aplikáciách.